TMP93CU44
AN0到AN2 （ P50至P52 ）
AN3/
ADTRG
(P53)
AN4到AN7 （ P54至P57 ）
AVCC
AVSS
VREFH
VREFL
900 / L CPU
10位8通道
AD
变流器
XWA
XBC
XDE
XHL
十九
西安到
XIZ
XSP
W A
B C
D E
H L
IX
IY
IZ
SP
32位
SR
PC
打断
调节器
F
HIGH-
频率时的
OSC
VCC的[2]
VSS的[2]
X1
X2
CLK
低
频率
OSC
XT1 （ P66 ）
XT2 （ P67 ）
AM8/
AM16
EA
RESET
TXD0 （ P60 ）
RXD0 （ P61 ）
SCLK0/
CTS0
(P62)
TXD1 （ P63 ）
RXD1 （ P64 ）
SCLK1/
CTS1
(P65)
串行I / O
（通道0 ）
串行I / O
（通道1）
ALE
TEST1/TEST2
INT0 （ P35 ）
NMI
等待
(P70)
P71
P72
P73
P74
P75
P76
P77
TI0 / INT1 （ P40 ）
7港
看门狗
定时器
3 KB的RAM
端口0
AD0到AD7
（ P00到P07 ）
8位定时器
（定时器0 ）
8位定时器
（定时器1 ）
8位定时器
（定时器2 ）
端口1
AD8到AD15 / A8到A15
（ P10到P17 ）
端口2
A0到A7 / A16到A23
（ P20至P27 ）
RD
(P30)
WR
(P31)
HWR
/ SCK （ P32 ）
TO3 （ P41 ）
8位定时器
（ TIMER 3 ）
96 KB的ROM
端口3
INT4 / TI4 （ P42 ）
INT5 / TI5 （ P43 ）
至4（ P44 ）
INT6 / TI6 （ P45 ）
INT7 / TI7 （ P46 ）
TO6 （ P47 ）
16位定时器
（ TIMER 4 ）
16位定时器
（ TIMER 5 ）
等待
调节器
（ 3块）
串行总线
接口
调节器
SO / SDA （ P33 ）
SI / SCL （ P34 ）
注：括号中的）的产品（是复位后的初始设置。
图1.1 TMP93CU44框图
93CU44-3
2004-02-10
