TMP93CU44
4.4
串行通道时序
（ 1 ）I / O接口模式
1.
SCLK输入模式
符号
民
t
SCY
t
OSS
t
OHS
t
HSR
t
SRD
16X
t
SCY
/2
5X
50
5X
100
0
t
SCY
5X
100
参数
SCLK周期
输出数据
→
SCLK的下降沿
SCLK上升沿/下降沿
→
输出数据保持
SCLK上升沿/下降沿
→
输入数据保持
SCLK上升沿/下降沿
→
有效的数据输入
变量
最大
32.768兆赫
（注）
民
488
s
91.5
s
152
s
0
336
s
12.5兆赫
民
1.28
s
190
300
0
780
20兆赫
单位
ns
ns
ns
ns
最大
最大最小最大
0.8
s
100
150
0
450
ns
注1：当FS作为系统时钟或FS除以4作为输入时钟预分频器。
注2 ： SCLK上升沿/下降沿时间; SCLK上升沿在SCLK的上升沿模式， SCLK下降沿的下降模式
的SCLK 。
2.
参数
SCLK周期（可编程）
输出数据
→
SCLK上升沿
SCLK上升沿
→
输出数据保持
SCLK上升沿
→
输入数据保持
SCLK上升沿
→
有效的数据输入
SCLK输出模式
符号
民
t
SCY
t
OSS
t
OHS
t
HSR
t
SRD
16X
t
SCY
2X
150
2X
80
0
t
SCY
2X
150
变量
最大
8192X
32.768兆赫
（注）
民
488
s
427
s
60
s
0
428
s
12.5兆赫
民
最大
20兆赫
民
最大
单位
ns
ns
ns
ns
最大
250毫秒1.28
s
655.36
s
0.8
s
409.6
s
970
80
0
970
550
20
0
550
ns
注意：
当FS作为系统时钟或FS除以4作为输入时钟预分频器。
SCLK
输出模式/
输入的上升沿模式
SCLK
（输入下降沿模式）
输出数据
TXD
输入数据
RXD
t
SCY
t
OSS
0
t
OHS
1
t
SRD
0
有效
1
有效
t
HSR
2
有效
3
有效
2
3
（ 2 ） UART模式（ SCLK0和SCLK1是外部输入）
参数
SCLK周期
SCLK低电平脉冲宽度
SCLK高电平脉冲宽度
符号
民
t
SCY
t
SCYL
t
SCYH
4X
+
20
2X
+
5
2X
+
5
变量
最大
32.768兆赫
（注）
民
122
s
6
s
6
s
12.5兆赫
20兆赫
单位
ns
ns
ns
最大
最小值最大值最小值最大值
340
165
165
220
105
105
注意：
当FS作为系统时钟或FS除以4作为输入时钟预分频器。
93CU44-15
2004-02-10
