AD8178
类似地，如果UPDATE被拉低后，初始上电，
在移位寄存器中的随机电数据被编程到
的矩阵。因此，为了防止交叉点从被
编程到一个未知的状态，并不适用于逻辑电平
以更新后的功率最初应用。编程
器件处于复位或上电后一个已知的状态是一次性
这是由以下两个步骤完成的事件：
1.
2.
输出4到输出0被编程为截止状态
在保持CLR输入为逻辑高电平。
每个输出（输出4至输出0 ）被编程到其
希望的状态，同时保持CLR输入端为逻辑低。
RST引脚有一个20 kΩ的上拉电阻连接到VDD ，可以
用于创建一个简单的电复位电路。从电容器
RST到地面保持RST低一段时间，而在其余
装置稳定。低的情况会导致所有的输出为
禁用。电容器然后通过上拉电阻充电
高的状态，从而使全编程能力
该设备。
差分和单端工作
虽然AD8178具有全差分输入和输出，
它也可以用在单端方式工作。单端
和差分配置在以下讨论
段，以及关于增益，阻抗的影响，并
终端。
CLR保持在逻辑低电平后。
以改变输出的编程通过并行编程
明， CS应采取较低， SER / PAR和UPDATE
应采取高。串行编程时钟CLK ，
在并行编程应该留给高。并行
时钟，我们应该在高的状态开始。的3位地址
要编程的输出应放在A2至A0 。数据
D3位为数据位D0应包含的信息识别
的输入端，被编程为被寻址的输出。
数据位D4确定输出的启用状态。如果D4低
（输出禁用） ， D0到D3上的数据并不重要。
所需的地址和数据信号已被建立之后，
它们可以通过一个高至低的跃迁被锁存到移位寄存器
和灰WE信号。该矩阵没有被编程，但是，
直到更新信号被拉低。因此，有可能以锁存
在通过连续的几个或所有的输出新数据的第一
我们的负跳变，而UPDATE是高举，然后
所有的新数据生效时， UPDATE变低。这
是应该用于该设备的编程技术
使用并行编程的时候第一次上电后。
该器件编程到已知状态可以完成
在串行编程模式由时钟在整个45位
序列立即复位或开机后。
差分输入
每个差分输入到AD8178施加到差分
接收器。这些接收器允许用户在驱动输入端与
不确定的共模电压，如从一个远程源
在双绞线。接收机只对差别作出反应
在输入电压和还原合适的一个内部公共模式
对于内部信号路径。噪声或串扰，从而影响各
每个接收器的同样，是由输入级被拒绝的输入，
所指定的它的共模抑制比（CMRR） 。
所有三种此外，整体的共模电压
包括一个RGB信道的差分对被处理并
通过一个独立的电路块被拒绝。例如，静电放电
或者在中间，猫- 5 -运行的应用程序的电阻压降
与同步的CM信号耦合到三对在RGB
信道都将被拒绝在AD8178的输出，而
同步上的CM信号通过开关允许的。
所使用的差分输入接收器的电路结构
是类似的几个ADI的通用
差分放大器，如AD8131 。拓扑是
一个电压反馈放大器内部增益电阻。该
输入差分阻抗为每个接收机为5kΩ并联
用10千欧或3.33千欧，如图49 。
R
F
RESET
当上电时的AD8178 ，通常希望具有
输出拿出禁用状态。 RST引脚，当
取低，导致所有输出将处于禁用状态。不过，
RST信号不复位所有寄存器中的AD8178 。这是
在并行编程模式下操作时非常重要的。
请参阅有关并行编程说明部分
关于加电后编程内部寄存器的信息
了。串行编程程序每次整个矩阵，
所以没有特别注意。
因为在移位寄存器中的数据是在上电后随机的，
它不应该被用于对矩阵进行编程，或基质可以
进入未知状态。为了防止这种情况，不适用逻辑低
信号电后最初更新。移位寄存器
应首先加载所需的数据，然后才可以
在UPDATE采取低对器件编程。
R
G
IN +
R
CM
IN-
R
G
R
F
RCVR
OUT-
TO开关矩阵
OUT +
06608-024
图49.输入接收器等效电路
这个阻抗创建一个小的差分端接错误
如果用户不占3.33 kΩ的平行元件。
然而，这种误差是在大多数情况下小于1％ 。另外，
源阻抗驱动AD8178出现在并行
与内部增益设定电阻，例如，有可能是
增益误差源电阻的某些值。
第0版|第29页40
