AD8117/AD8118
如果多个AD8117 / AD8118s被并行地驱动，一反激
通过输入端接方案是非常有用的，但是距离
从每个AD8117 / AD8118输入到驱动输入
传输线是一个应该在长度被最小化存根
以及使用该讨论的准则的寄生效应。
当驱动AD8117 / AD8118单端形式，将
未驱动的输入端常终止，以一电阻
平衡输入级。可以看出，通过终止
未驱动的输入与二分之一的特性的电阻器
阻抗，输入级是完全平衡的（ 37.5 Ω ，为
例如，为了平衡两个并行的75Ω终端上的
驱动的输入） 。但是，由于在输入的反馈
接收机中，有高速信号的电流而使未驱动
输入。为了终止该高速信号，适当的
传输线的技术应该被使用。一种解决方案是
调整走线宽度创建的一半的传输线
特性阻抗和终止与该远端
电阻（在75Ω系统37.5 Ω ） 。这是不是经常实用
作为走线宽度变大。在大多数情况下，最好的实用
解决方案是将半特性阻抗的电阻作为
尽可能接近（优选小于1.5厘米的距离），并
降低短截线的寄生效应（通过去除接地平面
下短截线，例如） 。在任一情况下，设计者必须
决定是否布局复杂性的均衡创建
终止溶液，优选简单地接地
无驱动输入在舞会上，没有痕迹。
虽然讨论的例子，到目前为止是输入
终止，该理论是相似的输出反向端接。
服用AD8117 / AD8118是一个理想电压源，任何
在AD8117 / AD8118和背景之间的距离路由
端接电阻器将是一个阻抗不匹配
可能会造成反射。由于这个原因，背终止
电阻也应放置在靠近AD8117 / AD8118 。在
实践中，由于背向端接电阻是串联元件，
它们可以被放置在靠近AD8117 / AD8118输出。
VDD
J3
PC_VDD
PLD_VDD
VPOS
VDD
VPOS
类似物
SMA
IN [ 31：0] ，
IP [ 31 ： 0 ]
IN [ 31：0] ，IP [ 31：0]
50
CLK
RESET
WE
更新
DATA IN
数据输出
逻辑
ON [ 31：0] ，OP [31：0 ]
50
SMA
ON [ 31：0] ，
OP [31 ：0]的
AD8117/
AD8118
PC
并行
PORT
VOCM
逻辑
隔离器
CPLD
DGND
VNEG
J8,
W3至W7
PC_GND
06365-067
GND
VNEG
图73.评估板原理示意图
版本A |第35页36
