AD8117/AD8118
WE ，而UPDATE举行连续负跳
高，然后让所有的新数据生效时更新
变低。编程时，这项技术应该用于
使用平行时，该设备在第一次上电后
编程。
接收器仅响应于输入电压的差，
并恢复适合于共模电压的
内部信号路径。噪声或串扰，它存在于两个
输入由输入级被拒绝，所指定的它的共
模抑制比（CMRR） 。差异化经营提供了一个
这是在传播距离的信号噪声大好处
在嘈杂的环境中。
R
F
RESET
当上电时的AD8117 / AD8118 ，它通常是优选
有输出拿出禁用状态。复位
引脚，当为低电平，使所有输出将处于禁用状态。
但是，更新信号不重置的所有寄存器
AD8117 / AD8118 。在运行时，这是很重要的
并行编程模式。指的是并行编程
关于编程的内部信息描述部分
上电后寄存器。串行编程程序的整个
矩阵的每个时刻;因此，没有特别注意。
因为在移位寄存器中的数据在上电后是随机的，它
不应该被用来将基体进行编程，或基体可以
进入未知状态。为了防止这种情况，不适用逻辑低
信号电后最初更新。移位寄存器
首先应设置为所需的数据，然后UPDATE
可采取低对器件编程。
RESET引脚有一个20 kΩ的上拉电阻连接到VDD ，可以
用于创建一个简单的电复位电路。从电容器
RESET地持有RESET低一段时间，而其余
该装置的稳定化。低的情况会导致所有输出
被禁用。电容器然后通过拉充电
电阻高的状态，从而使全编程
该装置的能力。
R
G
IN +
VOCM
IN-
R
G
R
F
RCVR
OUT-
TO开关矩阵
OUT +
06365-059
图65.输入接收器等效电路
所使用的差分输入接收器的电路结构
是类似的几个ADI公司中普通
目的差分放大器，如
AD8131.
它是一个
电压反馈放大器，内部增益设置电阻。
反馈的布置使得所述差分输入
阻抗似乎是5kΩ的两个输入端之间。
R
IN
,
dm
=
2
×
R
G
=
5 kΩ
广播
在AD8117 / AD8118的逻辑接口，具有广播模式，在
所有第一级锁存器可以同时并联
编程为在一个写周期内的相同数据。这是特别
有用上电后结算随机排名第一的数据。对
进入广播模式中，所述部分是并行编程的
使用WE ， A0到A4 ， D0至D5 ，并更新设备引脚。
唯一的区别是， SER / PAR引脚为低电平，就好像
串行编程。通过举办CLK高，没有串行时钟
发生，相反，我们可以使用所有的时钟排名第一
锁存器中的芯片一次。
这个阻抗创建一个小的差分端接错误，如果
用户不占5kΩ的平行元件，虽然
这个错误是在大多数情况下小于1％ 。此外，源极
阻抗驱动AD8117 / AD8118出现在并行
与内部增益设定电阻，例如，有可能是一个
增益误差源电阻的某些值。在AD8117 /
当从动AD8118被调节，使得它的增益是正确的
通过在每个输入反向端接75 Ω源阻抗
阶段（ 37.5 Ω有效的对地阻抗在每个输入引脚，
在整个对输入或75 Ω差分源阻抗
引脚）。如果使用不同的源阻抗呈现，所述差分
在AD8117 / AD8118的增益可通过以下公式计算
G
dm
=
V
OUT ， DM
V
IN
,
dm
=
R
F
R
G
+
R
S
操作模式
在AD8117 / AD8118具有全差分输入和输出。
的输入和输出，也可以在一个单端操作
时尚。这提供了多种选择电路配置
需要不同的增益和治疗终端，如果
它们被使用。
其中：
R
G
= 2.5 kΩ.
R
S
是用户的单端信号源电阻（如37.5 Ω的
反向端接的75 Ω源） 。
R
F
= 2.538千欧的AD8117和5.075千欧的AD8118 。
在AD8117的情况下，
G
dm
=
2.538 kΩ
2.5 kΩ
+
R
S
在AD8118的情况下，
差分输入
每个差分输入到AD8117 / AD8118被施加到一个
差分接收器。这些接收器允许用户以驱动
输入，差分信号与一个不确定的共
模式电压，如从通过双绞线的远程源。
G
dm
=
5.075 kΩ
2.5 kΩ
+
R
S
当与一个差分输入操作时，必须小心，以
保持共模，或平均时，输入电压范围内
版本A |第27页36
