AD7952
参数
从串行/串行配置接口模式
2
（见图43 ，图44 ，图46）
外部SDCLK ， SCCLK设置时间
外部SDCLK有效边到SDOUT延迟
SDIN / SCIN建立时间
SDIN / SCIN保持时间
外部SDCLK / SCCLK期
外部SDCLK / SCCLK高
外部SDCLK / SCCLK低
1
2
符号
民
典型值
最大
单位
t
31
t
32
t
33
t
34
t
35
t
36
t
37
5
2
5
5
25
10
10
18
ns
ns
ns
ns
ns
ns
ns
在经编模式下，转换之间的时间为1毫秒;否则，没有所需的最大时间。
在串行接口模式时，SYNC ， SDSCLK和SDOUT的时序与最大载荷C定义
L
10 pF的;否则，负载为60 pF的最大值。
3
在串行主在转换模式下读取。参见表4转换后串行主机读取模式。
表4的串行时钟时序转换后主机读取模式
DIVSCLK[1]
DIVSCLK[0]
同步到SDCLK第一个边沿延迟最小化
内部SDCLK周期最短
内部SDCLK周期最大
内部SDCLK较高的最低
内部SDCLK较低的最低
SDOUT有效建立时间最短
SDOUT有效保持时间最短
SDCLK上边缘到SYNC延迟最小化
BUSY高电平宽度最大
经模式
普通模式
脉冲模式
符号
t
18
t
19
t
19
t
20
t
21
t
22
t
23
t
24
t
28
0
0
3
30
45
12
10
4
5
5
1.60
1.85
2.10
0
1
20
60
90
30
25
20
8
7
2.35
2.60
2.85
1
0
20
120
180
60
55
20
35
35
3.75
4.00
4.25
1
1
20
240
360
120
115
20
90
90
6.75
7.00
7.25
单位
ns
ns
ns
ns
ns
ns
ns
ns
μs
μs
μs
1.6mA
I
OL
输出
针
1.4V
C
L
60pF
2V
0.8V
06589-003
500A
I
OH
t
延迟
2V
0.8V
06589-002
t
延迟
2V
0.8V
笔记
1.在串行接口模式，同步， SDCLK ，和
SDOUT与一个最大负载情况确定
C
L
; 10pF的作者否则，负载为60pF最大。
图2.负载电路的数字接口时序，
SDOUT ， SYNC和SDCLK输出，C
L
= 10 pF的
图3.电压参考电平的时序
第0版|第32 6
