AD5628/AD5648/AD5668
引脚配置和功能描述
SYNC 1
V
DD
2
VOUTA 3
VOUTC 4
Vote餐厅5
VOUTG 6
VREF 7
14 SCLK
LDAC 1
SYNC 2
V
DD
3
VOUTA 4
VOUTC 5
Vote餐厅6
VOUTG 7
VREF 8
初步的技术数据
16个SCLK
AD5628
AD5648
AD5668
13 DIN
12 GND
AD5628
AD5648
AD5668
15 DIN
14 GND
11 VOUTB
顶视图
（不按比例） 10 VOUTD
9 VOUTF
8
Vouth
13 VOUTB
顶视图
（不按比例） 12 VOUTD
11 VOUTF
10 VOUTH
9 CLR
图3. 14引脚TSSOP （ RU- 14 ）
图4. 16引脚TSSOP （ RU- 16 ）
表2.引脚功能描述
PIN号
1
助记符
/ LDAC
功能
脉冲这个引脚为低电平，允许任何或所有DAC寄存器进行更新，如果输入寄存器有新的数据。
这使得所有DAC输出同步更新。另外，该引脚可永久绑
低。
低电平有效控制输入。这是帧同步信号，用于将输入数据。当
SYNC
变低，它在SCLK和DIN缓冲力量，使输入移位寄存器。数据
传送关于下列32个时钟周期的下降沿。如果
SYNC
被拉高了前32次
下降沿，上升沿
SYNC
作为一个中断并写入序列被忽略
装置。
电源输入。这些部件可以从2.5伏至5.5伏，并且供给应
去耦用10 μF电容并联一个0.1μF的电容到地。
来自DAC A的输出放大器的模拟输出电压轨至轨工作。
DAC B的模拟输出电压输出放大器具有轨对轨操作。
DAC C的输出放大器的模拟输出电压轨至轨工作。
DAC D的模拟输出电压输出放大器具有轨对轨操作。
参考输入/输出引脚
低电平有效控制输入加载软件可选码 - 零，中间值，满量程 - 所有输入和
DAC寄存器。因此，输出也去选择的代码。默认清除输出为0V。
2
/ SYNC
3
4
13
5
12
8
9
6
11
7
10
14
15
16
VDD
VOUTA
VOUTB
VOUTC
VOUTD
VREF
/ CLR
Vote餐厅
VOUTF
VOUTG
Vouth
GND
DIN
SCLK
来自DAC E的输出放大器的模拟输出电压轨至轨工作。
来自DAC F.模拟输出电压输出放大器具有轨对轨操作。
来自DAC G.模拟输出电压输出放大器具有轨对轨操作。
从H. DAC的模拟输出电压输出放大器具有轨对轨操作。
接地参考点在零件上的所有电路。
串行数据输入。该器件具有一个32位的移位寄存器。数据移入在下降的寄存器
串行时钟输入端的边缘。
串行时钟输入。数据移入输入移位寄存器的串行时钟的下降沿
输入。数据可以以速率传输高达50MHz 。
Rev.PrA |第10页24
