位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1466页 > AD5384BBC-3REEL7 > AD5384BBC-3REEL7 PDF资料 > AD5384BBC-3REEL7 PDF资料1第15页
AD5384
表11.引脚功能描述
助记符
VOUTX
SIGNAL GND （ 1-5）
DAC GND （ 1-5）
AGND(1–5)
AVDD(1–5)
功能
缓冲模拟输出通道x 。每个模拟输出由轨到轨输出放大器在驱动操作
2.每个输出增益能够驱动5 kΩ的输出负载到地。典型的输出阻抗为0.5 Ω 。
模拟地基准点，每个组的8个输出通道。所有SIGNAL_GND引脚被连接在一起
在内部，并应连接到AGND平面尽可能接近的AD5384 。
每个组的八个通道包含一个DAC_GND引销。这是内部14位DAC的接地基准点。
这些引脚shound连接到AGND平面。
模拟地参考点。每组八通道包含一个AGND引脚。所有AGND引脚应
外部连接到AGND平面。
模拟电源引脚。每组八通道都有一个独立的AVDD引脚。这些引脚内部短路，
去耦用0.1 μF的陶瓷电容和一个10 μF的钽电容。经营范围为
AD5384-5为4.5 V至5.5 V ;经营范围为AD5384-3为2.7 V至3.6 V.
地上所有数字电路。
逻辑电源。保证工作电压范围为2.7 V至5.5 V.建议将这些引脚去耦
0.1 μF陶瓷电容和10 μF钽电容到DGND。
接地参考点为内部参考。
的AD5384包含一个共同REFOUT / REFIN引脚。在默认情况下此引脚为基准输入。当内部
参考选择，该引脚为基准输出。如果应用程序需要使用外部基准，也可以是
应用于此引脚。内部参考启用/通过控制寄存器禁用。
该引脚具有双重功能。它的作用在默认模式下的AA缓冲输出通道39 。但是，当显示器
功能开启时，此引脚用作39至1通道多路复用器，可以进行编程，以多路输出
1通道0到38至MON_OUT引脚。该MON_OUT引脚输出阻抗一般为500 Ω ，是
用于驱动这样的SAR ADC输入端呈现高输入阻抗。
串行接口模式。这是帧同步输入信号寻址寄存器，串行时钟
被更新。
I
2
C模式。该引脚用作硬件地址引脚与AD1一起使用，以确定软件地址
有关I设备
2
C总线。
多功能引脚。在串行接口模式下，此引脚用作菊花链使能工作在SPI模式，并作为硬件
在我的地址引脚
2
C模式。
串行接口。菊花链选择输入（电平敏感，高电平有效） 。当高时，此信号结合使用
与SPI / I
2
C高以使能SPI串行接口菊花链模式。
I
2
C模式。此引脚用作硬件地址引脚，与AD0配合使用，以确定该软件的地址
有关I此设备
2
C总线。
串行数据输出的串行接口模式。三stateable CMOS输出。 SDO可用于菊花链一个
设备数量在一起。数据逐个从上SDO在SCLK的上升沿，并且是有效的下降沿
SCLK 。
数字CMOS输出。在数据（ X2 ）的载入DAC数据寄存器的内部计算BUSY变低。
在此期间，用户可以继续将新数据写入到的x1，c和米寄存器，但没有进一步更新
DAC寄存器和DAC输出可以发生。如果LDAC被拉低，同时BUSY为低电平时，该事件被存储。 BUSY还
在上电复位变低，而当BUSY引脚为低电平。在此期间，该端口被禁用和任何
在LDAC事件被忽略。 CLR操作也带来了BUSY低。
加载DAC逻辑输入（低电平有效） 。如果LDAC被拉低，同时BUSY无效（高电平）时，输入的内容
寄存器被传输到DAC寄存器和DAC输出被更新。如果LDAC被拉低，同时BUSY为
主动和内部计算正在发生时， LDAC事件存储和DAC寄存器更新时
BUSY变为无效。然而，在上电复位或复位LDAC上的所有事件都将被忽略。
异步清零输入。 CLR输入对下降沿敏感。当CLR被激活时，所有通道均更新
与在CLR代码寄存器中的数据。 BUSY为低电平35微秒的时间，同时所有通道都被更新
在CLR代码。
异步数字复位输入（下降沿触发） 。该引脚的功能等同于上电的
上电复位发生器。当该引脚为低电平时，状态机启动复位序列进行数字复位X1 ，男，
C，和x2寄存器设置为默认上电值。这个序列通常需要270微秒。 RESET的下降沿
启动复位过程和BUSY变为低电平的持续时间，高返回时复位完成。虽然忙
为低电平时，所有的接口都被禁止，所有LDAC脉冲都被忽略。当BUSY回报高，部分恢复正常
操作和RESET引脚的状态将被忽略，直到下一个下降沿检测。
DGND
DVDD
REF GND
REFOUT / REFIN
VOUT39/MON_OUT
SYNC/AD0
DCEN / AD1
SDO
LDAC
CLR
RESET
版本A |第15页36
