位置：首页 > IC型号导航 > 首字符D型号页 > 首字符D的型号第229页 > DJCE6353SL9EN882128 > DJCE6353SL9EN882128 PDF资料 > DJCE6353SL9EN882128 PDF资料1第19页
CE6353
3.2.2
MPEG数据输出信号
数据表
在CONFIG寄存器中的MPEGEN位必须置低，使MPEG数据。在最大运动
在信息包同步字节的位置被限制在± 1个输出时钟周期。 MOCLK将是一个连续运行的
时钟一旦符号锁已经实现，并从符号时钟。 MOCLK示于图7与
MOCLKINV = ' 1 ' ，默认的状态，请参见寄存器为0x50 。
所有的输出数据和信号（MDO [7： 0]， MOSTRT ， MOVAL & BKERR ）变化上MOCLK的下降沿
（ MOCLKINV = 1 ），以呈现在时钟的正边缘稳定的数据和信号。
一个完整的数据包是在MDO输出[ 7 ： 0 ]上连续188时钟和MDO [ 7 ： 0]引脚将在保持低
在包间的差距。 MOSTRT变高的分组的第一个字节时钟。 MOVAL变为高电平上的第一个字节
一个数据包，并保持高电平，直到最后一个字节已同步输出。 BKERR变为低电平上一个数据包的第一字节
其中，不可纠正的字节进行检测，将保持低电平，直到最后一个字节同步输出。
第1个字节数据包n
MOCLKINV=1
MOCLK
188字节的数据包n
第1个字节的数据包N + 1
MDO7 ： 0
MOSTRT
MOVAL
BKERR
Tp
Ti
图7 - MPEG输出数据波形
3.2.3
MPEG输出时序
最大延迟条件： VDD = 3.0V ， CVDD = 1.62V ，环境温度Tamb = 80
o
C，输出负载= 10pF的。
最小延迟的条件： VDD = 3.6V ， CVDD = 1.98V ，环境温度Tamb = -10
o
C，输出负载= 10pF的。
MOCLK频率= 45.06 MHz的。
19
英特尔公司
