LM12L458
引脚说明
V
A
+, V
D
+模拟和数字电源电压引脚。该
LM12L458的电源电压工作范围
+ 3.0V至+ 5.5V 。精度是保证只有
V
A
+和V
D
+被连接到相同的电源
供应量。每个引脚都应该有一个平行的组合
10 μF （电解电容或钽电容）和0.1 μF化
之间的连接（陶瓷）旁路电容
它和地面。
D0 -D15的内部数据的输入/输出三态缓冲器
连接到这些引脚。这些缓冲区
旨在推动100容性负载或pF的
减。外部缓冲器所必需的驱动
更高的负载电容。这些引脚允许
用户指令输入和数据输出的装置。
用逻辑
高
施加到
BW
销，数据线
D8 -D15被放置在高阻抗状态
线和数据线D0-D7被用于指令
当LM12L458是输入和输出的数据
连接到一个8位宽的数据总线。逻辑
低
对
BW
引脚允许LM12L458交换
信息在一个16位宽的数据总线。
输入为低电平有效的读总线控制信号。
RD
的数据输入/输出三态缓冲器，如SE-
通过施加到所述逻辑信号lected
BW
销，
当RD和CS均为低电平被启用。这
允许LM12L458发送信息到
数据总线。
输入为低电平有效的写总线控制信号。
WR
的数据输入/输出三态缓冲器，如SE-
通过施加到所述逻辑信号lected
BW
销，
当WR和CS均为低电平被启用。这
允许LM12L458到从接收的信息
数据总线。
输入为低电平有效的芯片选择控制信号。
CS
逻辑低电平应适用于这一只脚
在读或写访问
LM12L458 。内部时钟暂停并
转换停止，而片选低。 CON-
版本恢复的片选输入时显
最终高回报。
ALE
地址锁存使能输入。它被用于在系统
包含复用的数据总线。当ALE为
断言
高，
在LM12L458接受信息
化的数据总线作为一个有效的地址上。一个高
到低电平的转换将在锁存地址数据
A0 - A4和CS输入的逻辑状态。任何
在A0 -A4和CS的变化，而ALE低意愿
不影响LM12L458 。看
网络连接gure 10 。
当一个
非复用总线时， ALE是连续
断言
高。
SEE
图11 。
外部时钟输入引脚。该LM12L458工作
与在范围内的输入时钟频率
0.05 MHz至8兆赫。
该LM12L458的地址线。它们被用来
访问所有内部寄存器，转换FIFO ，
与教学
内存。
SYNC
同步输入/输出。当作为使用
输出，它被设计来驱动的容性负载
100 pF以下。外部缓冲器所必需的
驱动更高的负载电容。 SYNC是一个
输入
如果配置寄存器的“I / O选择”位
is
低。
这个引脚的上升沿将导致跨
纳尔S / H ，以保持输入信号。下一个上升
时钟边沿或者启动转换或者发出
相较于可编程限位视
在其功能要求通过一个编程
指令。该引脚将是一个
产量
如果“I / O硒
择“被设置
高。
该同步输出高电平
当转换或比较被启动并
低的时候完成。 （参见2.2节） 。一个跨
上电后最终复位首先应用于
LM12L458自动设置该引脚为输入。
总线宽度的输入引脚。此输入允许
LM12L458直接与任何8位或接口
16位数据总线。逻辑高电平设置宽度为8
比特和地方D8 -D15在高阻抗
状态。一个逻辑低电平设置宽度为16位。
低电平有效中断输出。这个输出是DE-
签名来驱动100pF的或更少的容性负载。
外部缓冲器所必需的驱动更高
负载电容。一个中断信号根儿
ated任何时候不可屏蔽的中断状态
发生。有八个不同的条件
可以产生一个中断。任何中断复位
通过读取中断状态寄存器。 （参见见第
化2.3 。 ）
高电平有效直接存储器存取请求输出
放。该输出可驱动容性
100 pF以下的负荷。外部缓冲器
必要的驱动更高的负载电容。它
变为高电平时转化的数
结果在转换先进先出等于一个编程
存储在中断梅布尔值允许寄存器
之三。它返回一个逻辑低电平时， FIFO为
空。
接地连接。它应该被连接到一个
低电阻和电感模拟地重新
把直接连接到系统电源
供应地。
这是8个模拟输入。一个给定的信
NEL通过指令RAM选择。任何
信道可以被配置为indepen-
凹痕单端输入。任何对信道的，
是否相邻或不相邻的，可以作为操作
一个完全差分对。
这是负参考输入。该
LM12L458工作在0V
≤
V
REF-
≤
V
REF +
.
该引脚应旁路至地，
10 μF和0.1 μF （ CE-并联组合
RAMIC ）电容。
正参考输入。该LM12L458操作
与0V
≤
V
REF +
≤
V
A
+ 。该引脚应逐
传递到地的并联组合
10 μF和0.1 μF （陶瓷）电容器。
这是一个无连接引脚。
BW
INT
DMARQ
GND
IN0–IN7
V
REF-
CLK
A0–A4
V
REF +
北卡罗来纳州
17
www.national.com
