FLEX 10KE嵌入式可编程逻辑器件数据手册
普通模式
正常模式是适用于一般逻辑应用和宽
解码功能，可以采取一个级联链的优点。在正常
模式，从LAB局部互连四个数据输入和结转
被输入到四输入的LUT 。 Altera的编译器会自动选择
搬入或
DATA3
信号作为输入到LUT之一。该LUT
输出可以与级联入信号进行组合以形成级联链
通过级联出信号。要么寄存器或LUT可用于
开车在本地互连和FastTrack网络互连的路由
结构在同一时间。
的LUT和LE中的寄存器可以独立使用（注册
包装） 。支持寄存器包装， LE有两个输出端; 1驱动器
局部互连，以及其它驱动器的FastTrack网络互连
路由结构。该
DATA4
信号可直接驱动寄存器，
使LUT来计算一个函数是独立的
注册的信号;一个三输入函数可以计算在LUT中，并
第四个独立的信号可被注册。可替换地，一个四输入
函数可以生成，和输入到该函数可以是
用于驱动的寄存器。在一个拥挤的LE寄存器仍然可以使用时钟
能清晰，而在LE预置信号。在填充LE ，该寄存器可以
驱动FastTrack网络互连的路由结构，而LUT驱动器
局部互连，反之亦然。
算术模式
算术模式提供了2 3输入LUT ，是理想的
执行加法器，蓄能器和比较器。一个LUT
计算出一个三输入功能;另产生一进位输出。如
所示
图11
on
第22页，
第一LUT的使用进位信号和
来自LAB局部互连两个数据输入来生成
组合或注册输出。例如，在一个加法器，该输出
是三个信号的总和：
的a，b ，
并进行项。第二LUT的使用
相同的三个信号，以产生一个进位输出信号，从而产生一个进位
链。运算模式也支持同时使用级联的
链。
加/减计数器模式
向上/向下计数器模式提供计数器使能，时钟使能，
同步向上/向下控制，和数据加载选项。这些控制
从LAB局部互连的数据输入端产生的信号，
进位信号，并输出反馈的可编程寄存器。
使用2个3输入LUT ： 1生成的计数器数据，而另一
产生快速进位。一个2 ：1多路复用器提供同步
装载。数据也可以被异步地装载有清晰和预设
不使用LUT资源的寄存器控制信号。
Altera公司。
23
