位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第535页 > EP20K1000EBC652-1ES > EP20K1000EBC652-1ES PDF资料 > EP20K1000EBC652-1ES PDF资料1第71页
APEX 20K可编程逻辑器件系列数据手册
时序模型
高性能的FastTrack和MegaLAB互连布线
资源确保可预测的性能，精确的仿真和
精确的时序分析。这种可预测的性能对比与
的FPGA ，它使用一个分段的连接方案，因此具有的
不可预测的性能。
所有的规格都始终代表最坏情况下的电源电压
和结温的条件。所有输出管脚时序规格
报告的最大驱动力。
图36
显示
f
最大
对于APEX 20K器件的时序模型。
图36. APEX 20K F
最大
时序模型
LE
t
SU
t
H
t
CO
t
LUT
ESB
路由延迟
t
F1—4
t
F5—20
t
F20+
t
ESBRC
t
ESBWC
t
ESBWESU
t
ESBDATASU
t
ESBADDRSU
t
ESBDATACO1
t
ESBDATACO2
t
ESBDD
t
PD
t
PTERMSU
t
PTERMCO
图37
显示
f
最大
对于APEX 20KE器件的时序模型。这些
参数可以被用来估计
f
最大
逻辑的多发性水平。
Quartus II软件的时序分析，应使用更精确的
定时信息。
Altera公司。
71
