www.ti.com
SN65LV1023A
SN65LV1224B
SLLS621C - 2004年9月 - 修订2006年2月
时序图和测试电路（续）
开始
位
R
I
t
DD
RCLK
时序TCLK_R / F =高
D
00
D
09
符号N
停止启动
点点滴滴
D
00
D
09
符号N + 1
停止启动
点点滴滴
D
00
D
09
符号N + 2
停止
位
1.2 V
1V
R
OUT
R
OUT0
R
OUT9
符号N - 1
R
OUT0
R
OUT9
符号N
R
OUT0
R
OUT9
符号N + 1
图13.解串器的延迟
t
低
t
高
RCLK
RCLK_R / F =低
t
高
t
低
RCLK
RCLK_R / F =高
t
ROH
t
罗斯
R
OUT
[9:0]
1.5 V
数据有效
RCLK前
数据有效
RCLK后
1.5 V
图14.解串器数据有效退房时间
7 V ×（ LZ / ZL ），开放（ HZ / ZH ）
任
500
450
范围
V
OL
t
D（ LZ）
V
OL
+ 0.5 V
V
OL
R
OUT
[9:0]
V
OH
V
OH
0.5 V
V
OH
0.5 V
t
D（ HZ ）
t
D（ ZH ）
V
OH
1.5 V
1.5 V
t
D（ ZL ）
50
V
OL
+ 0.5 V
图15.解串器的高阻抗状态，测试电路和时序
提交文档反馈
15
