RC96V24DP
单设备数据/调制解调器数据泵
表3-2 。接口存储器位功能（续）
助记符
内存
位置
1D:0
1D:2
18:0-7
19:0-7
1D:1
1B:7
1A0-7
15:0
15:2
16:0-7
17:0-7
1B:1
3.0软件界面
3.4 DSP内存访问
名称/说明
X系数RAM选择。
控制XADD访问到DSP的X系数RAM或
X数据RAM 。
X RAM连续读取。
启用读取X RAM，从位置每个样品
通过的XACC和XWT位XADD独立寻址。
X RAM数据LSB 。
16位的X RAM数据字的最低显著字节用于
读取或写入X RAM单元中的DSR
X RAM数据的MSB 。
16位的X RAM中的数据字的最显著字节用于在
读取或写入X RAM单元中的DSR
X RAM写入。
控制数据从读出，或写入数据到时，X的RAM
利用XADD和XCR解决了X RAM单元数据寄存器（ 18和19） 。
RAM访问启用。
控制与地址相关联的在Y RAM中的DSP的访问
在YADD和YCR位。 YWT确定一个读或写操作被执行。
RAM地址。
包含用于访问DSP的V数据的RAM或V在Y RAM地址
通过Y RAM数据LSB和MSB寄存器RAM系数（由YCR选择） 。
系数RAM选择。
控制YADD访问到DSP的y轴系数RAM或
Y数据的RAM 。
RAM连续读取。
启用读 RAM从位置每个样品
通过的YACC和YWT位YADD独立解决。
RAM数据LSB 。
的16比特Y RAM中的数据字中使用的至少显著字节
读取或写入 RAM单元的DSP
RAM数据的MSB 。
的16比特Y RAM中的数据字中使用的最显著字节
读或在DSP写 RAM位置。
RAM写入。
控制从数据读出或数据的写入。在Y RAM
使用Y RAM单元由YADD和YCR解决数据寄存器（ 16和17） 。
XCR
XCRD
XDAL
XDAM
XWT
YACC
YADD
YCR
YCRD
YDAL
YDAM
YWT
3.4 DSP内存访问
该DSP包括四段16位宽随机存取存储器（RAM） 。
因为在DSP中用于执行复杂的算术优化，RAM是
组织成真（Ⅹ RAM）和虚数（Y RAM）的部分，以及数据
和系数部分。主处理器可以访问（读或写）在X
只有RAM中，仅在Y RAM或在X的RAM和Y RAM中同时
在任一所述的数据或系数部分。
D96V24DSA
3-7
