ICS1523
视频时钟合成器与我
2
C可编程延迟
12.3 HSYNC至REF时间
图12-4
HSYNC至REF时序图
HSYNC
REG0 ： 2 = 1
REF
t
0
t1
HSYNC
REG0 ： 2 = 0
REF
表12-4 HSYNC至REF时序图
t1
t0
符号参数
T
0
T
1
HSYNC低到REF延迟
HSYNC高至REF延迟
最低
6
3.5
典型
7.5
4.3
最大
8.5
6
单位
ns
ns
12.4 CLK / 2时序奇偶反馈分频器
图12-5
CLK / 2 ：偶与奇
FUNC
甚至 - REG2 ： 0 = 0
CLK/2
奇 - REG2 ： 0 = 1
CLK/2
为简单起见，画出的波形只示出了相同的PECL CLK / 2 +和SSTL_3 CLK / 2的信号。 CLK / 2
是CLK / 2 +信号的恭维。
请注意，无论CLK \\ 2相的FUNC的说法，时钟总是在相同的相位
FUNC回落，无论0X2的
MDS 1523
集成电路系统
17
525马街，圣何塞，加利福尼亚95126
电话：（ 408 ） 297-1201
修订版110905
www.icst.com
