位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第1203页 > P9S12XEP100J1VVL > P9S12XEP100J1VVL PDF资料 > P9S12XEP100J1VVL PDF资料1第64页
第1章设备概述MC9S12XE -家庭
1.3
系统时钟说明
时钟及复位发生器模块（ CRG ）为核心，所有的内部时钟信号
外设模块。
图1-8
示出了从CRG时钟连接到所有模块。
咨询CRG特定网络阳离子对时钟发生器的详细信息。
SCI0 。 。 SCI 7
CAN0 。 。 CAN4
SPI0 。 。 SPI2
IIC0 & IIC1
ATD0 & ATD1
总线时钟
PIT
EXTAL
振荡器时钟
ECT
CRG
PIM
核心频率
PWM
XTAL
内存
S12X
XGATE
闪存&
EEE
TIM
图1-8 。时钟连接
该系统时钟可以用多种方法实现的范围内的系统的工作频率是供给
支持：
片上的锁相环（ PLL）的
锁相环自同步
振荡器
由PLL或振荡器产生的时钟提供主系统时钟频率核心时钟和
总线时钟。如图
如图1-8所示，
这些系统时钟被用于整个的MCU来驱动芯
的存储器，并且外围设备。
MC9S12XE -系列参考手册，修订版1.07
64
飞思卡尔半导体公司
