位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第1203页 > P9S12XEP100J1VVL > P9S12XEP100J1VVL PDF资料 > P9S12XEP100J1VVL PDF资料1第48页
第1章设备概述MC9S12XE -家庭
表1-10 。信号特性摘要（共4页1 ）
针
针
针
针
针
动力
名字
名字
名字
名字
名字
供应
功能1功能2功能3功能4功能5
EXTAL
XTAL
RESET
TEST
BKGD
PAD [ 31:16 ]
PAD [15：0 ]
的PA [7：0 ]
PB [ 7：1]
PB0
PC [ 7：0]
PD [ 7：0]
PE7
PE6
PE5
PE4
PE3
PE2
PE1
PE0
PF7
PF6
PF5
PF4
—
—
—
—
的MoDC
AN [ 31:16 ]
AN [15：0 ]
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
V
DDPLL
V
DDPLL
V
DDX
不适用
V
DDX
V
DDA
V
DDA
V
DDX
V
DDX
V
DDX
—
—
—
—
TAGLO
—
EROMCTL
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
V
DDX
V
DDX
V
DDX
V
DDX
V
DDX
V
DDX
V
DDX
V
DDX
V
DDX
V
DDX
V
DDX
V
DDX
V
DDX
V
DDX
内部上拉
电阻器
描述
CTRL
NA
NA
上拉
复位引脚
总是在
PER0AD1
PER1AD1
PER0AD0
PER1AD0
PUCR
PUCR
PUCR
PUCR
PUCR
PUCR
Up
RESET
状态
NA
NA
外部复位
背景调试
向下测试输入
ATD1的残疾人口AD输入，
ATD1的模拟输入
ATD0的残疾人口AD输入，
ATD0的模拟输入
禁用端口A的I / O ，地址总线，
内部数据可见性
禁用端口B的I / O，地址总线，
内部数据可见性
禁用端口B的I / O，地址总线，
高位数据选通
禁用端口C的I / O，数据总线
禁用端口D I / O，数据总线
Up
端口E的I / O，系统时钟
输出时钟选择
端口E的I / O，标记为高，模式
输入
端口E的I / O，读使能，
模输入，标签低输入
端口E的I / O，总线时钟输出
端口E的I / O，低字节数据
频闪， EROMON控制
端口E的I / O ，读/写
端口E输入，可屏蔽
打断
端口E输入，非屏蔽
打断
F端口I / O，中断， TXD
SCI3
F端口I / O，中断， RXD
SCI3
F端口I / O，中断， SCL
IIC0
F端口I / O，中断， SDA
IIC0
振荡器引脚
ADDR [ 15：8]的IVD [15：8 ]
ADDR [ 7：1]
ADDR0
DATA [ 15：8]
DATA [7 ：0]的
ECLKX2
的Taghi
RE
ECLK
LSTRB
读/写
IRQ
XIRQ
TXD3
RXD3
SCL0
SDA0
IVD [7：0 ]
UDS
—
—
XCLKS
MODB
MODA
—
LDS
WE
—
—
—
—
—
—
当RESET
引脚为低电平：唐氏
当RESET
引脚为低电平：唐氏
PUCR
PUCR
PUCR
PUCR
PUCR
PERF /
PPSF
PERF /
PPSF
PERF /
PPSF
PERF /
PPSF
Up
Up
Up
Up
Up
Up
Up
Up
Up
MC9S12XE -系列参考手册，修订版1.07
48
飞思卡尔半导体公司
