位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第639页 > SN74ALVCH16973 > SN74ALVCH16973 PDF资料 > SN74ALVCH16973 PDF资料1第2页
SN74ALVCH16973
8位总线收发器和透明D型锁存器
具有四个独立的缓冲区
SCES435B - 2003年4月 - 修订2004年9月
www.ti.com
描述/订购信息（续）
当锁存使能（ LE）的输入为高时， Q输出按照数据（A）的输入。当LE为低电平时， Q
输出锁存设在A输入电平。锁存器输出使能（LOE ）输入可以用来代替
在任何一个正常的逻辑状态（高或低逻辑电平）的9 Q输出或者高阻抗状态。在
高阻抗状态时， Q输出驱动器既没有，也没有显著加载公交线路。 LOE不影响
该锁存器的内部操作。旧的数据可以被保留或新的数据可被输入，而Q输出是在
高阻抗状态。
为了确保上电或断电高阻抗状态， LOE和TOE应连接到V
CC
通过上拉电阻;电阻的最小值由的电流吸收能力决定
驱动程序。
四名独立非反相缓冲器执行布尔函数Y = D和独立国家
的DIR ， TOE ，LE和LOE 。
A和BI / O和D输入具有总线保持电路。有源总线保持电路拥有未使用的或无驱动数据
在输入一个有效的逻辑状态。不推荐使用上拉或下拉电阻与总线保持电路。
功能表
输入
TOE
L
L
H
DIR
L
H
X
手术
B数据到总线
数据到B总线
一种总线和B总线
隔离
输入
LOE
L
L
L
H
LE
H
H
L
X
A
H
L
X
X
产量
Q
H
L
Q
0
Z
输入
D
L
H
产量
Y
L
H
2
