位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第891页 > TLV320AIC29IRGZ > TLV320AIC29IRGZ PDF资料 > TLV320AIC29IRGZ PDF资料1第80页
TLV320AIC29
www.ti.com
SLAS494B - 2005年12月 - 修订2007年10月
PLL编程
片上的PLL中的AIC29可用于从广泛的MCLK的可用的产生取样时钟
在一个系统中。锁相环的工作原理是产生过采样时钟相对于Fsref （ 44.1 kHz或48 kHz）的。
分频产生所有其它的内部时钟。表6和表7给出了PLL的一个样品编程
当PLL被需要一些标准的MCLK的寄存器。每当MCLK是N的形式
×
128
×
Fsref
（N = 2,3，... ）时，PLL是不需要的。
表6. Fsref = 44.1千赫
MCLK （兆赫）
2.8224
5.6448
12
13
16
19.2
19.68
48
P
1
1
1
1
1
1
1
4
J
32
16
7
6
5
4
4
7
D
0
0
5264
9474
6448
7040
5893
5264
实现的FSREF
44100.00
44100.00
44100.00
44099.71
44100.00
44100.00
44100.30
44100.00
误差（％）
0.0000
0.0000
0.0000
0.0007
0.0000
0.0000
0.0007
0.0000
表7. Fsref = 48千赫
MCLK （兆赫）
2.048
3.072
4.096
6.144
8.192
12
13
16
19.2
19.68
48
P
1
1
1
1
1
1
1
1
1
1
4
J
48
32
24
16
12
8
7
6
5
4
8
D
0
0
0
0
0
1920
5618
1440
1200
9951
1920
实现的FSREF
48000.00
48000.00
48000.00
48000.00
48000.00
48000.00
47999.71
48000.00
48000.00
47999.79
48000.00
误差（％）
0.0000
0.0000
0.0000
0.0000
0.0000
0.0000
0.0006
0.0000
0.0000
0.0004
0.0000
80
