位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第663页 > TLV320AIC23BGQE > TLV320AIC23BGQE PDF资料 > TLV320AIC23BGQE PDF资料4第29页
3.3.2
音频采样率
该TLV320AIC23B可以在主站或从时钟模式下运行。在主控模式下， TLV320AIC23B时钟和
采样率是来自一个12 -MHz的MCLK信号。这12 MHz的时钟信号与USB兼容
规范。该TLV320AIC23B可以直接在一个USB系统中使用。
在从模式下，适当的MCLK或晶体频率和采样率控制寄存器的设置控制
TLV320AIC23B的时钟和采样率。
在采样率控制的设置控制寄存器的时钟模式和采样率。
采样速率控制（地址： 0001000 ）
位
功能
默认
D8
X
0
D7
CLKOUT
0
D6
CLKIN
0
D5
SR3
1
D4
SR2
0
D3
SR1
0
D2
SR0
0
D1
BOSR
0
D0
USB /常
MAL
0
CLKOUT
CLKIN
SR [ 3：0]
BOSR
USB /普通
X
时钟输出分频器
0 = MCLK
1 = MCLK / 2
时钟输入分频器
0 = MCLK
1 = MCLK / 2
采样速率控制（参见第3.3.2.1和3.3.2.2 ）
基地采样率
USB模式：
0 = 250 f
s
1 = 272 f
s
普通模式：
0 = 256 f
s
1 = 384 f
s
时钟模式中进行选择：
0 =正常
1 = USB
版权所有
该AIC23B的时钟电路具有两个内部分隔。第一，由CLKIN的控制，适用于采样率
发生器中的编解码器。第二，通过CLKOUT的控制，只适用于CLKOUT的终端。通过设置CLKIN
为1时，整个解码器的时钟频率一半的频率，从而有效地划分所得的采样速率由两个。该
以下采样率表是根据CLKIN = MCLK 。
3.3.2.1 USB模式采样率（ MCLK = 12兆赫）
在USB模式下，下面的ADC和DAC采样率可供选择：
采样率？
ADC
（千赫）
96
88.2
48
44.1
32
8.021
8
48
44.1
8
8.021
DAC
（千赫）
96
88.2
48
44.1
32
8.021
8
8
8.021
48
44.1
过滤器类型
SR3
3
2
0
1
0
1
0
0
1
0
1
0
1
0
1
0
1
0
0
1
0
1
SR2
1
1
0
0
1
0
0
0
0
0
0
SR1
1
1
0
0
1
1
1
0
0
1
1
SR0
1
1
0
0
0
1
1
1
1
0
0
BOSR
0
1
0
1
0
1
0
0
1
0
1
采样率控制设置
采样率衍生自12 -MHz的主时钟。现有的过采样率不产生完全相同的8千赫， 44.1千赫，而
88.2 kHz的采样率，但8.021千赫， 44.117 kHz和88.235 kHz的分别。参见图3-17通过3-34的滤波器响应
39
