位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第552页 > TLV320AIC33IGQE > TLV320AIC33IGQE PDF资料 > TLV320AIC33IGQE PDF资料1第10页
TLV320AIC33
www.ti.com
SLAS480A - 2006年1月 - 修订2006年7月
音频数据串行接口时序图
WCLK
TD （ WS ）
BCLK
TD （ DO- WS ）
TD （ DO- BCLK ）
SDOUT
TS （ DI）的
第（ DI）的
SDIN
图1.我
2
S / LJF / RJF定时在主模式
时序特性
(1)
所有典型规格在25 ° C， DVDD = 1.8 V
参数
t
d
（ WS ）
t
d
（ DO -WS ）
t
d
（DO- BCLK ）
t
s
（ DI）的
t
h
（ DI）的
t
r
t
f
(1)
ADWS / WCLK延迟时间
ADWS / WCLK到DOUT延迟时间
BCLK到DOUT延迟时间
DIN建立时间
DIN保持时间
上升时间
下降时间
所有的时序规范的特性测量，但在最后的测试未经测试。
WCLK
TD （ WS ）
TD （ WS ）
IOVDD = 1.1 V
民
最大
50
50
50
10
10
30
30
IOVDD = 3.3 V
民
最大
15
20
15
6
6
10
10
单位
ns
ns
ns
ns
ns
ns
ns
BCLK
TD （ DO- BCLK ）
SDOUT
TS （ DI）的
SDIN
第（ DI）的
图2. DSP时序主控模式
10
提交文档反馈
