www.ti.com
TMS320C6727 ， TMS320C6726 ， TMS320C6722
浮点数字信号处理器
SPRS268E - 2005年5月 - 修订2007年1月
4.14.3 SPI电气数据/时序
4.14.3.1串行外设接口（ SPI）的时序
表4-25
通过
表4-32
假设检验在推荐工作条件（见
图4-33
通过
图4-36 ） 。
表4-25 。对于SPIx主模式常规的时序要求
(1)
号
1
2
3
t
C（ SPC ）M
t
W（ SPCH ）M
t
W（ SPCL ）M
周期时间， SPIx_CLK ，所有的主模式
脉冲宽度高， SPIx_CLK ，所有的主模式
脉冲宽度低， SPIx_CLK ，所有的主模式
极性= 0 ，相位= 0 ，
到SPIx_CLK上升
延迟，初步数据位有效
在SPIx_SIMO初始
在SPIx_CLK边缘
(2)
极性= 0 ，相位= 1 ，
到SPIx_CLK上升
极性= 1 ，相位= 0 ，
到SPIx_CLK下降
极性= 1 ，第一阶段为1 ，
到SPIx_CLK下降
极性= 0 ，相位= 0 ，
从SPIx_CLK上升
延迟，后续位
在SPIx_SIMO有效后，
发送SPIx_CLK边缘
极性= 0 ，相位= 1 ，
从SPIx_CLK下降
极性= 1 ，相位= 0 ，
从SPIx_CLK下降
极性= 1 ，第一阶段为1 ，
从SPIx_CLK上升
极性= 0 ，相位= 0 ，
从SPIx_CLK下降
输出保持时间，
后SPIx_SIMO有效
收到SPIxCLK的边缘，
除了最后一位
(3)
极性= 0 ，相位= 1 ，
从SPIx_CLK上升
极性= 1 ，相位= 0 ，
从SPIx_CLK上升
极性= 1 ，第一阶段为1 ，
从SPIx_CLK下降
极性= 0 ，相位= 0 ，
到SPIx_CLK下降
输入建立时间，
SPIx_SOMI前有效
收到SPIx_CLK边缘
极性= 0 ，相位= 1 ，
到SPIx_CLK上升
极性= 1 ，相位= 0 ，
到SPIx_CLK上升
极性= 1 ，第一阶段为1 ，
到SPIx_CLK下降
极性= 0 ，相位= 0 ，
从SPIx_CLK下降
输入保持时间，
SPIx_SOMI后有效
收到SPIx_CLK边缘
极性= 0 ，相位= 1 ，
从SPIx_CLK上升
极性= 1 ，相位= 0 ，
从SPIx_CLK上升
极性= 1 ，第一阶段为1 ，
从SPIx_CLK下降
(1)
(2)
(3)
0.5t
C（ SPC ）M
– 10
0.5t
C（ SPC ）M
– 10
ns
0.5t
C（ SPC ）M
– 10
0.5t
C（ SPC ）M
– 10
0.5P + 15
0.5P + 15
ns
0.5P + 15
0.5P + 15
0.5P + 5
0.5P + 5
ns
0.5P + 5
0.5P + 5
民
较大的或8P
100纳秒
更大的4P或45纳秒
更大的4P或45纳秒
4P
0.5t
C（ SPC ）M
+ 4P
ns
4P
0.5t
C（ SPC ）M
+ 4P
15
15
ns
15
15
最大单位
256P
ns
ns
ns
4
t
D（ SIMO_SPC ）M
5
t
D（ SPC_SIMO ）M
6
t
哦（ SPC_SIMO ）M
7
t
SU（ SOMI_SPC ）M
8
t
IH（ SPC_SOMI ）M
P = SYSCLK2期
第一位可能是MSB或LSB取决于SPI配置。 MO （0 ）指的是第一个比特和MO （正）是指最后位输出上
SPIx_SIMO 。 MI （0）指的是第一个比特输入和MI （n）的指上SPIx_SOMI的最后一位输入。
最后的数据位将举行的SPIx_SIMO针，直到SPIDAT0或SPIDAT1寄存器写入新的数据。
提交文档反馈
外设和电气规格
83
