TMS320C6727 ， TMS320C6726 ， TMS320C6722
浮点数字信号处理器
SPRS268E - 2005年5月 - 修订2007年1月
www.ti.com
2.2增强的C67x + CPU
在TMS320C672x浮点数字信号处理器基于新的C67x + CPU上。这是核心
代码兼容于TMS320C671x DSP的使用的C67x CPU内核，但显著
增强功能包括增加核心工作频率从225 MHz到300 MHz的
(2)
而
在1.2 V工作
CPU获取256位宽先进的超长指令字（ VLIW）获取数据包的
可变长组成的执行包。在执行数据包可以提供从一个到八个32位
指令以8个功能单元中的每一个时钟周期。可变长度执行分组
一键记忆保存功能，区别于其他的VLIW体系结构的C67x CPU 。另外，
执行包现在可以跨越取包，提供了代码大小改进了的C67x CPU
核心内容。
该CPU具有两个数据路径中所示
如图2-1所示，
每四个功能单元组成（ .D ， .M ， .S ，
和.L ）和寄存器文件。在每一个数据路径中的.D单元是一个数据处理单元，负责所有
寄存器文件和存储器之间的数据传输。功能单元是专门为.M
乘，并且.S和.L功能单元执行一般的算术，逻辑，和分支的
功能。所有的指令对寄存器进行操作，而不是在内存中的数据，但结果存储在
32位寄存器可以随后移动到存储器以字节为单位，半字或字。
数据路径中的
数据路径B
注册文件
交
路径
注册文件B
.D1
.M1
.S1
.L1
.D2
.M2
.S2
.L2
图2-1 。 CPU数据路径
在每一个数据路径中的寄存器文件包含32个32位寄存器，共64个通用寄存器。
这倍增了的C67x CPU核心发现的寄存器的数目，从而允许优化的C编译器
管道更复杂的环路，显著降低寄存器的压力。
这四个功能单元在CPU的每个数据路径可以自由地共享的32个寄存器属于该
数据路径。每一个数据通路还设有连接到寄存器文件上的相对的单个横路径
数据路径。这允许每个数据路径到源极每循环1交叉路径操作数从相对
寄存器文件。上的C67x + CPU ，这种单交叉路径操作数，可使用的每两个功能单元
周期，改善了的C67x的CPU ，其中只有一个功能单元可以使用交叉路径
操作数。此外，交叉路径寄存器读取（多个）不计入的四个限制部分读出相应
相同的寄存器在单个周期。
的的C67x + CPU执行所有的C67x指令以及提高新的浮点指令
特别是在音频处理性能。这些新指令中列出
表2-2 。
(2)
CPU速度是依赖于设备。看
表2-1 。
8
设备概述
提交文档反馈
