TMS320C6727 ， TMS320C6726 ， TMS320C6722
浮点数字信号处理器
SPRS268E - 2005年5月 - 修订2007年1月
www.ti.com
表4-7 。 EMIF异步接口时序要求
(1) (2)
号
28
29
30
31
33
34
35
(1)
(2)
(3)
(4)
t
SU（ EM_DV - EM_CLKH ）一个
t
H（ EM_CLKH - EM_DIV ）一个
t
SU（ EM_CLKH - EM_WAITV ）一个
t
H（ EM_CLKH - EM_WAITIV ）一个
t
W（ EM_WAIT ）一个
t
D（ EM_WAITD保持）一个
t
SU（ EM_WAITA保持）一个
输入设置时间，请继续阅读EM_D数据有效[ 31 ： 0 ]前EM_CLK
升起
输入保持时间，阅读EM_D数据有效[ 31 ： 0 ] EM_CLK上涨后
建立时间， EM_WAIT有效的前EM_CLK上升沿
保持时间， EM_WAIT后EM_CLK上升沿有效
EM_WAIT断言和无效置位脉冲宽度
延迟从EM_WAIT采样无效的EM_CLK上升到
开始HOLD阶段
频闪阶段结束前设置（如果没有扩展等待状态
插入的），通过EM_WAIT必须被采样上认定
EM_CLK上升，以添加扩展等待状态。
(4)
4E
(3)
民
5
2
5
0
2E + 5
4E
(3)
最大单位
ns
ns
ns
ns
ns
ns
ns
E = SYSCLK3 （ EM_CLK ）时期。
这些参数适用于由EM_CS [2]在正常和非模式中选择的记忆。
这些参数用于指定EM_WAIT之间的延迟EM_CLK周期数进行采样的设备引脚和EMIF
进入HOLD相。然而，异步设置（参数30 ）和保持时间（参数31 ）围绕每个EM_CLK边缘
还必须以确保EM_WAIT信号遇到正确采样。
In
图4-13 ，
它似乎有通过参数35.然而， EM_CLK周期是包含超过4 EM_CLK周期
延长等待周期的一部分，不应该被计算在内; 4 EM_CLK要求是在哪里将HOLD阶段将开始
首先，如果没有扩展等待周期。
表4-8 。 EMIF异步接口的开关特性
(1)
号
1
2
17
18
21
22
23
24
25
26
27
32
(1)
t
C（ EM_CLK ）
t
W（ EM_CLK ）
t
DIS （ EM_CLKH - EM_DHZ ）S
t
ENA （ EM_CLKH - EM_DLZ ）S
t
d(EM_CLKH-EM_CS2V)A
t
D（ EM_CLKH - EM_WE_DQMV ）一个
t
D（ EM_CLKH - EM_AV ）一个
t
D（ EM_CLKH - EM_DV ）一个
t
D（ EM_CLKH - EM_OEV ）一个
t
D（ EM_CLKH - EM_RW ）一个
t
DIS （ EM_CLKH - EM_DDIS ）一个
t
D（ EM_CLKH - EM_WE ）一个
参数
周期时间， EMIF时钟EM_CLK
脉冲宽度，高或低， EMIF时钟EM_CLK
延迟时间， EM_CLK上升到EM_D [ 31：0]三态
输出保持时间， EM_CLK上升到EM_D [31：0 ]的驱动
延迟时间，从EM_CLK上升沿到EM_CS [2]有效
延迟时间， EM_CLK上升到EM_WE_DQM [3：0 ]有效
延迟时间， EM_CLK上升到EM_A [12： 0]和EM_BA [1：0 ]有效
延迟时间， EM_CLK上升到EM_D [31：0 ]有效
延迟时间， EM_CLK上升到EM_OE有效
延迟时间， EM_CLK上升到EM_RW有效
延迟时间， EM_CLK上升到EM_D [ 31：0]三态
延迟时间， EM_CLK上升到EM_WE有效
1.15
0
0
0
0
0
0
0
0
8
8
8
8
8
8
8
8
民
10
3
7.7
最大单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
这些参数适用于由EM_CS [2]在正常和非模式中选择的记忆。
50
外设和电气规格
提交文档反馈
