TMS320C6727 ， TMS320C6726 ， TMS320C6722
浮点数字信号处理器
SPRS268E - 2005年5月 - 修订2007年1月
www.ti.com
表4-2
列出了同步事件如何在DMAX的控制器事件相关的。
表4-2 。的dMAX外设事件输入分配
事件号
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
事件ACRONYM
DETR[0]
DETR[16]
RTIREQ0
RTIREQ1
MCASP0TX
MCASP0RX
MCASP1TX
MCASP1RX
MCASP2TX
MCASP2RX
DETR[1]
DETR[17]
UHPIINT
SPI0RX
SPI1RX
RTIREQ2
RTIREQ3
DETR[2]
DETR[18]
I2C0XEVT
I2C0REVT
I2C1XEVT
I2C1REVT
DETR[3]
DETR[19]
版权所有
MCASP0ERR
MCASP1ERR
MCASP2ERR
OVLREQ[0/1]
DETR[20]
DETR[21]
AMUTEIN0或MCASP0 TX INT或MCASP0 RX INT （误差在MCASP0 ）
AMUTEIN1或McASP1 TX INT或McASP1 RX INT （误差在McASP1 ）
AMUTEIN2或McASP2 TX INT或McASP2 RX INT （误差在McASP2 ）
对RTI的错误
CPU通过建立对故障Bit20适当的过渡（边沿）触发事件
在DETR注册。
该CPU通过创建bit21相应的过渡（边沿）触发事件
在DETR注册。
事件描述
CPU通过创建对位0适当的过渡（边沿）触发事件
在DETR注册。
CPU通过建立对适当的位16过渡（边沿）触发事件
在DETR注册。
RTI的DMA REQ [0]
RTI的DMA REQ [1]
MCASP0 TX DMA REQ
MCASP0 RX DMA REQ
McASP1 TX DMA REQ
McASP1 RX DMA REQ
McASP2 TX DMA REQ
McASP2 RX DMA REQ
CPU通过建立在第1位合适的过渡（边沿）触发事件
在DETR注册。
该CPU通过创建BIT17相应的过渡（边沿）触发事件
在DETR注册。
UHPI CPU_INT
SPI0 DMA_RX_REQ
SPI1 DMA_RX_REQ
RTI的DMA REQ [2]
RTI的DMA REQ [3]
CPU通过建立在第2位适当的过渡（边沿）触发事件
在DETR注册。
该CPU通过创建bit18相应的过渡（边沿）触发事件
在DETR注册。
I2C 0发送事件
I2C 0接收事件
I2C 1发送事件
I2C 1接收事件
CPU通过建立在第3位合适的过渡（边沿）触发事件
在DETR注册。
该CPU通过创建bit19相应的过渡（边沿）触发事件
在DETR注册。
42
外设和电气规格
提交文档反馈
