位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第455页 > TMS320C6727BZDH275 > TMS320C6727BZDH275 PDF资料 > TMS320C6727BZDH275 PDF资料1第10页
TMS320C6727B ， TMS320C6726B ， TMS320C6722B ， TMS320C6720
浮点数字信号处理器
SPRS370C - 2006年9月 - 修订2007年10月
www.ti.com
2.4内部程序/数据ROM和RAM
程序/数据ROM和RAM上的C672x机构简单和高效。 ROM的组织结构
2个256位宽的页面用4个64位宽的银行。 RAM被组织成一个单一的256位宽度的页
8个32位宽的银行。
内部存储器组织说明
图2-2
（ROM）和
图2-3
（内存） 。
20
27
28
30
37
2F
38
18
00
07
08
10
17
0F
1F
3F
ROM第1页
基址
0x0004 0000
2F
字节
0F
00
10
17
18
1F
07
08
3F
28
38
20
27
30
37
银行
0
银行
1
银行
2
银行
3
ROM第0页
基址
0x0000 0000
图2-2 。程序/数据ROM组织
0B 2B
0C 2C
1B 3B
1C 3C
20
23
24
27
28
30
33
34
37
0F 2F
38
字节
1F 3F
00
03
04
07
08
10
13
14
17
18
银行
0
银行
1
银行
2
银行
3
银行
4
银行
5
银行
6
银行
7
RAM第0页
基址
0x1000 0000
图2-3 。程序/数据RAM组织
该C672x内存控制器支持多达三个并行访问，从内部RAM和ROM
三个下列四个来源，只要没有组冲突：
从的C67x + CPU两个64位的数据访问
从程序缓存中一个256位宽的程序取
从外围系统的一个32位的数据存取（无论的dMAX或UHPI ）
程序高速缓存未命中是256位宽和矛盾只能用数据接入到同一个页面。多种
数据访问不同的页面，或在同一个页面，但是会出现不同的银行而不会发生冲突。
该C672x内部存储器系统的组织成多个页面（3个）和大量的
银行（总共16个），意味着它是直接以优化DSP代码来避免数据冲突。几个
因素，包括大的程序高速缓存和存储器系统的分隔成多个页面，
最小化程序与数据冲突的数量。
其结果是一种有效的存储器系统，其允许容易调谐朝最大可能的CPU
性能。
该C672x ROM由一个软件引导程序和附加软件。请参阅
C9230C100 TMS320C672x浮点数字信号处理器ROM数据手册
（文献编号
SPRS277 ）上的ROM内容的更多细节。
10
设备概述
提交文档反馈
