指数
MX98704
PIN （ PLCC ） PIN （ PQFP ）引脚名称
25
26
27
28
29
30
31
32
33
18
19
20
21
22
23
24
25
26
TEST
GND
VDD
GND
VDD
GND
OP3
SYMCLK
TXEN
TYPE
O
I
I
I
I
I
O
O
I
描述
发送滤波器。
地面上。
电源。 5V
地面上。
电源。 5V
地面上。
参数选项（ GND推荐）
本地符号时钟。该引脚提供的参考频率
到发送逻辑。它是经缓冲的25MHz振荡器的输出。
发送使能。当保持低电平时，输出TDH被强制
低， TDL被强制输出高电平，使变送器将
输出逻辑0，这TTL电平信号具有一个内部上拉
电阻器。
传输时钟输入。该引脚为25MHz的可选的时钟输入。
传输数据。这五个输入是4B / 5B编码发射
数据码元，由SYMCLK的上升沿锁存。 TDAT4
是最高有效位。
三态。而该引脚的输入为低时，接口输出引脚
被迫进入高阻抗状态。通过引脚控制，这
信号是PDAT4-0 ， SDO ， BYTCLK ， SYMCLK和RSCLK 。
此TTL电平信号具有内部上拉电阻。
接收数据。从反式这5位并行数据码元
接收器在主频由RSCLK的下降沿和携带
NRZ数据码元给控制器。 RDAT4是最
显着的一点。
信号检测输出。 SDO是SDI输入的异步
RSCLK 。它具有相同的逻辑意义上的SDI 。
回收符号时钟。这是一个25MHz的时钟，这是
来自于接收时钟同步的PLL电路。这是
同步到所接收的串行数据，并且是将回收的位
时钟分频的5 。
环回。 （低电平有效）系统，在该函数用于
环回测试绕过传输介质。这与TTL
电平信号有一个内部上拉电阻。
测试模式使能。置位后， PDTR处于测试模式。
正常工作时， TEST引脚必须接高电平。这与TTL
电平信号有一个内部上拉电阻。
电源。 5V
地面上。
电源。 5V
34
35-39
27
28-32
TCLKIN
TDAT4-0
I
I
40
33
TSB
I
41-45
34-38
RDAT4-0
O
46
47
39
40
SDO
RSCLK
O
O
48
41
LPBKB
I
49
42
TEST
I
50
51
52
43
44
45
VDD
GND
VDD
I
I
I
5
