位置：首页 > IC型号导航 > 首字符G型号页 > 首字符G的型号第99页 > GS8162Z72CGC-150IV > GS8162Z72CGC-150IV PDF资料 > GS8162Z72CGC-150IV PDF资料1第9页
初步
GS8162Z72CC-xxxV
突发周期
虽然NBT的RAM被设计来维持100％的总线带宽，通过消除周转周期时，有从过渡
读到写，多背到背读或写操作，也可以进行。 NBT的SRAM提供一个片猝发地址
发生器可使用的，如果需要的话，为了进一步简化脉冲串的读或写的实现。在ADV控制引脚，当
驱动为高，命令SRAM中推进内部地址计数器，并使用计数器产生的地址读或写
SRAM中。的起始地址中的一个脉冲串周期系列中的第一循环被加载到SRAM中，通过驱动ADV销低，成
负载模式。
突发订单
猝发地址计数器绕回至其初始状态后，四个地址（已加载的地址和三个以上）已经
访问。色同步信号序列是由线性脉冲串顺序销（ LBO）的状态决定。当该引脚为低电平时，线性爆
顺序被选择。当RAM与LBO引脚接高电平安装，交错突发序列被选择。请参阅表
下面的详细资料。
FLXDrive
该ZQ引脚允许NBT RAM标称驱动强度之间选择（ ZQ低）的多点总线应用和低驱动
强度（ ZQ浮动或高）点至点应用。看到输出驱动器特性图表的详细信息。
模式引脚功能
模式名称
突发订单控制
输出寄存器控制
掉电控制
单/双周期取消控制
FLXDrive输出阻抗控制
引脚名称
LBO
FT
ZZ
SCD
ZQ
状态
L
H
L
H或NC
L或NC
H
L
H或NC
L
H或NC
功能
线性突发
交错突发
流经
管道
活跃
待机情况下，我
DD
= I
SB
双循环取消
单周期DESELECT
高驱动（低阻抗）
低驱动（高阻）
注意：
上有ZQ和SCD销和在ZZ引脚的下拉器件上拉器件，所以这些输入引脚可以是未连接的，并在芯片
将在默认状态操作为在上述表中指定。
上有ZQ和FT销和在ZZ引脚的下拉器件上拉器件，所以这些输入引脚可以是未连接的，并在芯片
将在默认状态操作为在上述表中指定。
冯： 1.02A 6/2006
9/27
2004年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
