MC10E195 ， MC100E195
5V ECL可编程
DELAY CHIP
描述
该MC10E / 100E195是一个可编程延迟片（ PDC ）
主要用于时钟去歪斜和定时调整设计。它
提供差分ECL输入转换的可变延迟。
延迟部分包括一个链组织闸门的如图
逻辑符号。前两个延迟单元配备有门
被修饰以具有时滞1.25倍和1.5倍的基本门延迟
大约80 ps的。这两个元件提供E195用
大约20 ps的数字可选择的分辨率。所需
设备的延迟被选中的七个地址输入D [ 0 ：6] ，这是
通过在锁存使能（ LEN）的控制上的高信号锁存芯片。
因为E195的延迟可编程的实现还通过
纯粹差分ECL门延迟装置将在操作
的> 1.0 GHz的频率，同时保持输出超过600毫伏
摆动。
的E195从而提供了非常精细的分辨率，在非常高的频率，
这是可选的完全从一个数字输入允许非常
准确的系统时钟定时。
第八锁存输入，D7，提供了一种用于级联多个
PDC的增加可编程的范围。级联逻辑允许
完全控制的多个PDC的，在只有单个添加为代价
线，为每个附加的PDC的数据总线，而不需要任何
外门。
在V
BB
销，内部产生的电源电压，提供给
仅此设备。对于单端输入条件，未使用
差动输入被连接到V
BB
作为切换基准电压。
V
BB
还可以rebias AC耦合输入。在使用时，去耦V
BB
和V
CC
通过0.01
mF
电容和限制电流供应或吸收
0.5毫安。当不使用时，V
BB
应由开放。
100系列包含温度补偿。
特点
http://onsemi.com
PLCC28
FN后缀
CASE 776
标记图*
1
MCxxxE195FNG
AWLYYWW
xxx
A
WL
YY
WW
G
= 10或100
=大会地点
=晶圆地段
=年
=工作周
= Pb-Free包装
*有关其他标识信息，请参阅
应用笔记AND8002 / D 。
订购信息
请参阅包装详细的订购和发货信息
尺寸部分本数据手册第9页。
2.0 ns的最坏情况延迟范围
≈20
PS /延迟步骤解析
>1.0 GHz的带宽
在芯片级联电路
PECL模式经营范围： V
CC
= 4.2 V至5.7 V
随着V
EE
= 0 V
NECL模式经营范围： V
CC
= 0 V
随着V
EE
=
4.2
V到
5.7
V
内部输入50千瓦的下拉电阻
ESD保护：人体模型; > 2千伏，
机器型号; > 200 V
符合或超过JEDEC规格EIA / JESD78 IC
闭锁测试
湿度敏感度等级： PB = 1 ;无铅= 3
有关其他信息，请参阅应用笔记
AND8003/D
可燃性等级： UL 94 V - 0 @ 0.125英寸，
氧指数：28 34
晶体管数量= 368设备
无铅包可用*
*有关我们的无铅战略和焊接细节，更多的信息请
下载安森美半导体焊接与安装技术
参考手册， SOLDERRM / D 。
半导体元件工业有限责任公司， 2006年
2006年11月
启示录10
1
出版订单号：
MC10E195/D
