位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第377页 > CY7C1018CV33 > CY7C1018CV33 PDF资料 > CY7C1018CV33 PDF资料2第1页
CY7C1018CV33
128K ×8静态RAM
特点
引脚和功能兼容CY7C1018BV33
高速
— t
AA
= 8，10， 12，15纳秒
CMOS的最佳速度/功耗
中心电源/接地引出线
数据保持在2.0V
自动断电时取消
易于内存扩展CE和OE选项
可在300密耳宽32引脚SOJ
设备具有自动断电功能，显著
取消选择时，可降低功耗。
写设备通过采取芯片使能实现
（ CE）和写使能（ WE）输入低电平。在八个数据I / O
引脚（ I / O
0
通过I / O
7
）将被写入的位置
在地址引脚指定的（A
0
至A
16
).
从设备读通过取芯片完成
使能（ CE）和输出使能（ OE ）为低，同时迫使写
使能（ WE） HIGH 。根据这些条件下，内容
由地址引脚指定的存储位置将出现
在I / O引脚。
八个输入/输出引脚（ I / O
0
通过I / O
7
）被放置在一个
高阻抗设备时，取消选择状态（ CE
HIGH ）时，输出被禁用（ OE为高电平） ，或写在
操作（ CE低， WE LOW ） 。
该CY7C1018CV33可在一个标准的300密耳宽
SOJ 。
功能说明
[1]
该CY7C1018CV33是一个高性能的CMOS静态
内存由8位， 131,072字。容易记忆
膨胀是由一个低有效芯片提供使能（ CE）的
低电平有效输出使能（ OE ）和三态驱动器。这
逻辑框图
销刀豆网络gurations
SOJ
顶视图
A
0
A
1
A
2
A
3
CE
I / O
0
I / O
1
V
CC
V
SS
I / O
2
I / O
3
WE
A
4
A
5
A
6
A
7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
A
16
A
15
A
14
A
13
OE
I / O
7
I / O
6
V
SS
V
CC
I / O
5
I / O
4
A
12
A
11
A
10
A
9
A
8
I / O
0
输入缓冲器
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
I / O
1
行解码器
I / O
2
检测放大器
512 x 256 x 8
ARRAY
I / O
3
I / O
4
I / O
5
I / O
6
I / O
7
CE
WE
OE
COLUMN
解码器
动力
下
选购指南
7C1018CV33-8
最大访问时间
最大工作电流
最大待机电流
8
95
5
7C1018CV33-10
10
90
5
7C1018CV33-12
12
85
5
7C1018CV33-15
15
80
5
单位
ns
mA
mA
注意：
1.有关SRAM的系统设计指南，请参阅“系统设计指南”赛普拉斯应用笔记，可以在互联网上的www.cypress.com 。
赛普拉斯半导体公司
文件编号： 38-05131牧师* C
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年9月13日
