位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1304页 > CY7B9973V-AC > CY7B9973V-AC PDF资料 > CY7B9973V-AC PDF资料1第4页
RoboClock
CY7B9973V
框图描述
（见图，第1页）
相位频率检测器和过滤器
这两个块接受来自参考输入信号
（ TCLK0 ， TCLK1或PECL_CLK ）和FB输入（ Ext_FB ） 。
然后将生成的校正信息，以控制
频率压控振荡器（ VCO ）的。这些
两个块，以及压控振荡器，形成（PLL）跟踪的
输入参考信号。
该Robo973有一个灵活的参考输入方案。这些
输入允许使用差分LVPECL或两个一
单端LVTTL输入。参考输入是宽容
给热插入，并且可以被动态地改变。
压控振荡器，控制逻辑和分频器
该VCO接受来自PLL滤波器的模拟控制输入
块。该VCO_Sel控制引脚设置确定
VCO的标称工作频率范围内（六
喃
） 。当
VCO_Sel为高时的VCO的工作范围是200-480兆赫。
对于需要较低频率的系统， VCO_Sel可以设置
低时，它改变VCO的工作范围，以
100-240兆赫。
数据发生器
数据生成器是由四个独立的银行：
三家银行的时钟输出和反馈一家银行。每
时钟输出的银行有四个低偏移，高扇出输出
缓冲器（Q [ A：C ] [0 ： 3 ] ） ，由两个分频功能控制选择
输入（ FSEL [ A：C ] [0 ： 1 ] ） 。
反馈的银行有一个高扇出缓冲器输出（ QFB ） 。
该输出通常被连接到所选择的反馈输入
（ Ext_FB ） 。这种反馈输出有三个分功能
选择fselFB [0： 2] 。
Inv_Clk引脚功能
质量控制银行有信号转化能力。四个输出
质量控制的银行将作为2双互补输出
当Inv_Clk引脚驱动为高电平。在互补输出
模式， QC0和QC1是同相（即，同相
其他银行） ， QC2和QC3是一个反相输出（即倒
从其他银行） 。当Inv_Clk引脚为低电平，
输出不会反转。输出反转的
独立的分频功能。因此，时钟输出
Qc的银行可以被反转，并且在同一时间划分。
锁定检测输出说明
锁定检测输出指示的锁定状态
集成PLL 。锁定检测是通过比较来完成
基准和反馈之间的相位差
输入。一段不被接受的相位误差声明时，
两个输入之间的相位差大于约
700 PS 。
当在锁定状态下，后四个或更多个连续
反馈时钟周期，相位误差， LOCK输出会
被强制为低，以指示出的锁定状态。
当在失锁状态下， 32个连续相位的无差错
反馈时钟周期都需要允许LOCK输出
以指示锁定状态（锁=高） 。
如果反馈时钟被除去后锁已经HIGH时，
看门狗电路实现，以指示的锁外
后拉高LOCK LOW一个超时周期条件。
此超时时间是基于一个分频参考
时钟。
这是假设活动所选择的参考
输入。如果在所选择的参考输入没有活性则
锁定检测引脚可能无法准确反映的状态
内部PLL 。
锁销，设计了一个故意
降低输出驱动能力，以减少噪音和功耗
耗散。该引脚将驱动逻辑，而不是戴维宁termi-
经过NAT传输线。它也不受由MR / OE
输入和始终有效。
PLL旁路模式说明
该器件将进入PLL旁路模式时， PLL_EN是
驱动为低电平。在工厂PLL旁路模式下，设备会
其内部PLL断开连接操作;输入信号
提供到参考输入代替PLL的将被用于
输出。在PLL旁路模式的Ext_FB输入被忽略。所有
该设备的功能仍然运作在PLL旁路
模式。
工厂测试复位
当PLL旁路模式（ PLL_EN = LOW ） ，该设备可以
可以通过驱动MR / OE输入重置为确定性状态
低。当MR / OE输入驱动为低电平的PLL旁路
模式下，所有时钟输出将进入HI -Z ;选定后，
参考时钟引脚有5位正跳变，所有的内部
有限状态机（FSM）将被设置为一个确定的状态。
状态机中的确定性状态将取决于
在选择分频和频率的配置选择
输入。所有的时钟输出将保持在高阻抗模式，
所有的有限状态机将保持在确定的状态，直到MR / OE是
拉高。当MR / OE无效（与PLL_EN仍在
低） ，该设备将重新进入PLL旁路模式。
安全工作区
该设备将工作在低于最大允许结
温度（T
J
< 150℃）中的乘法任何配置或
加载到数据表的最大输出全部划分（即，
用25pF的负载和0米/秒的空气流） 。
文件编号： 38-07430牧师* B
第4页8
[+ ]反馈
