RoboClock
， CY7B995
表1.引脚定义 - 44引脚TQFP封装
针
39
17
37
2
名字
REF
FB
TEST
SOE ＃
IO
[1]
I
I
I
TYPE
LVTTL / LVCMOS
LVTTL
3-Level
参考时钟输入。
反馈输入。
在中频和高频，禁用PLL
[3]
。 REF去所有输出。设置为低
以进行正常操作。
同步输出使能。
高电平时，停止时钟输出
（除2Q0和2Q1 ）处于低状态（ PE / HD = H或M ） - 2Q0和
2Q1可以用作反馈信号，以保持相位锁定。当
TEST保持在中层和国有企业＃为高电平时， nF的[ 1 ： 0 ]引脚作为输出
禁用个别银行控件时nF的[ 1 ： 0 ] = 11 。设置SOE ＃ LOW
以进行正常操作。
选择上升沿或下降沿控制，以及高或低输出
驱动强度。
当LOW / HIGH时，输出的同步
基准时钟的分别负/正边沿。当在MID
电平，则输出驱动强度增大，并且输出同步
与基准时钟的正边缘。看
表10
第5页。
选择频率输出和相位。
SEE
表4，表5 ，
表6，表8 ，
和
表9
第4页。
选择的VCO的工作频率范围。
SEE
表7
第4页。
四家银行的两个输出。
SEE
表6
第4页的频率上
设置。
选择反馈分频器。
SEE
表3
第4页。
断电和参考分频器控制。
当低，关闭
整个芯片。当在中间水平，使参考分频器。看
表2
对于设置。
PLL锁定指示信号。
高电平表示锁， LOW表示
PLL没有锁定，并输出可能不同步于输入。
电源为4行输出缓冲器。
SEE
表11
第5页上的
供应层面的制约。
电源为3行输出缓冲器。
SEE
表11
第5页上的
供应层面的制约。
电源为银行1和银行2输出缓冲器。
SEE
表11
on
5页供给水平的制约。
电源的内部电路。
SEE
表11
第5页上的
供应层面的制约。
地
表2.参考分频器设置
PD ＃ / DIV
R-参考分频器
H
M
L
[4]
1
2
不适用
描述
我， PD LVTTL
4
PE / HD
我，PU 3级
34 ，33， 36 ，35， nF的[1 ：0]的
43, 42, 1, 44
41
26,27,20,21,
13,14,7,8
32, 31
3
FS
NQ [1 ：0]的
DS [1：0 ]
PD ＃ / DIV
I
I
O
I
3-Level
3-Level
LVTTL
3-Level
我，PU 3级
30
5,6
15,16
19,28,29
18,40
LOCK
O
LVTTL
V
DD
Q4
[2]
PWR电源
V
DD
Q3
[2]
PWR电源
V
DD
Q1
[2]
V
DD[2]
PWR电源
PWR电源
PWR电源
9-12, 22-25, 38 V
SS
设备CON组fi guration
该CY7B995的输出可以被配置为在运行
频率范围为6兆赫到200兆赫。反馈输入
销中表示：分压器是由3级DS [1 0]控制
表3
第4页和参考输入分频器上的控制
由3电平PD ＃ /格销在所指示的
表2中。
笔记
1， PD表示内部上拉下来， “ PU ”表示内部上拉了起来。
2.旁路电容（ 0.1μF ），必须放置在尽可能靠近每个电源正极引脚（ < 0.2“ ） 。如果这些旁路电容不能靠近引脚，其高
频率滤波特性是由迹线的引线电感取消。
3.当TEST = MID和国有企业＃ =高， PLL仍然活跃nF的[ 1 ： 0 ] = LL用作输出禁用控制各个输出银行。歪斜的选择
一直有效，除非nF的[ 1 ： 0 ] = 11 。
4.当PD ＃ / DIV =低电平时，器件进入掉电模式。
文件编号： 38-07337牧师* D
第13 3
[+ ]反馈
