MC100LVEP34
2.5V / 3.3V ECL
÷2, ÷4, ÷8
时钟发生芯片
该MC100LVEP34是一种低歪斜
÷2, ÷4, ÷8
时钟发生芯片
明确的低偏移时钟产生应用而设计的。该
内部分隔为彼此同步的，因此，该共同
输出的边缘都精确对准。在V
BB
销，一个内
产生的电压源，即仅可用于该设备。为
单端输入的条件下，未使用的差分输入是
连接到V
BB
作为切换基准电压。 V
BB
还可以
rebias AC耦合输入。在使用时，去耦V
BB
和V
CC
通过
0.01
mF
电容和限制电流源或下沉到0.5毫安。
当不使用时，V
BB
应由开放。
公共使能（EN ）是同步的，使得内部
分频器才会启用/禁用当内部时钟
已经处于低状态。这样就避免了产生矮的任何机会
在内部时钟的时钟脉冲时，该设备使能/禁
作为可以与异步控制发生。内部矮脉冲
可能导致内部分频器之间失去同步
阶段。内部使触发器的时钟上的下降沿
输入时钟;因此，所有相关产品的技术指标是
参考时钟输入的下降沿。
在启动时，内部触发器将会达到一个随机状态;该
主复位（ MR）输入允许内部的同步
分频器，以及在系统中的多个LVEP34s 。单端CLK
输入操作被限制在一个V
CC
≥
3.0 V在PECL模式，或V
EE
≤
3.0
V在NECL模式。
特点
http://onsemi.com
记号
DIAGRAMS *
16
16
1
SO16
后缀
CASE 751B
1
100LVEP34G
AWLYWW
16
16
1
TSSOP16
DT后缀
CASE 948F
A
L， WL
Y
W, WW
G或
G
100
VP34
ALYWG
G
1
35 ps的输出至输出偏斜
同步启用/禁用
主复位同步
100系列包含温度补偿。
PECL模式经营范围： V
CC
= 2.375 V至3.8 V
随着V
EE
= 0 V
=大会地点
=晶圆地段
=年
=工作周
= Pb-Free包装
（注：微球可在任一位置）
*有关其他标识信息，请参阅
应用笔记AND8002 / D 。
订购信息
请参阅包装详细的订购和发货信息
尺寸部分本数据手册的第8页。
NECL模式经营范围： V
CC
= 0 V
随着V
EE
=
2.375
V到
3.8
V
打开输入默认状态
LVDS输入兼容
无铅包可用
半导体元件工业有限责任公司， 2006年
2006年11月
9牧师
1
出版订单号：
MC100LVEP34/D
