位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1492页 > SN65LVDS315RGERG4 > SN65LVDS315RGERG4 PDF资料 > SN65LVDS315RGERG4 PDF资料1第3页
www.ti.com
SN65LVDS315
SLLS881A - 2007年12月 - 修订2008年3月
24引脚QFN 0.5mm间距（ RGE ）
GNDD
DCLK
D6
D5
D4
14
18
17
16
15
13
12
11
10
9
8
7
D3
D7
19
VS
20
HS
21
VDDIO
22
VDDD
23
FSEL
24
1
2
3
4
5
6
D2
D1
D0
VDDA
模式
TXEN
DOUT +
表1.引脚说明QFN封装
针
1
2
3
4
5
6
信号
GNDD
DOUT¤
DOUT +
CLK “
CLK +
GNDA
针
7
8
9
10
11
12
信号
TXEN
模式
VDDA
D0
D1
D2
针
13
14
15
16
17
18
信号
D3
D4
D5
DCLK
GNDD
D6
针
19
20
21
22
23
24
信号
D7
VS
HS
VDDIO
VDDD
FSEL
表2.端子功能
终奌站
名字
DOUT + ， DOUT-
CLK + ， CLK-
TYPE
SubLVDS出
描述
SubLVDS数据链路CSI - 1在正常操作期间兼容（活动;在高阻抗
掉电或待机） DOUT是CLK +的上升沿有效。
SubLVDS时钟输出（ CSI - 1模式0标准）
数据输入端（8）的像素数据;
这些输入采样下降DCLK边沿;
输入包括总线保持
注： D [ 7 ： 0 ]的状态被锁存到SN65LVDS315在下降DCLK输入边沿
垂直同步（也称为帧同步） ;
数据输入（高电平有效） 。该输入进行采样每个下降沿DCLK边沿
输入采用总线保持
水平同步（也称行同步） ;
数据输入（高电平有效） 。该输入进行采样每个下降沿DCLK边沿
输入采用总线保持
数据输入时钟;
DCLK表示相机像素时钟。所有的8位像素以及VS和HS被锁存到
在DCLK的下降沿设备（下降沿时钟）
输入采用总线保持
D0–D7
VS
CMOS IN
(1)
HS
DCLK
(1)
这些输入被引用到VDDIO电源轨，并支持1.65 V的电压范围为3.6 V
提交文档反馈
产品文件夹链接（ S） ： SN65LVDS315
3
版权所有2007-2008 ，德州仪器
DOUT-
GNDD
GNDA
CLK-
CLK +
