位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第172页 > SN74LVTH573GQNR > SN74LVTH573GQNR PDF资料 > SN74LVTH573GQNR PDF资料4第2页
SCBS687H - 1997年5月 - 修订2003年9月
SN54LVTH573 ， SN74LVTH573
3.3 V ABT八路透明D类锁存器
具有三态输出
描述/订购信息（续）
这些八进制锁存器是专门为低电压（ 3.3 V ）设计的V
CC
的操作，但用的能力
提供一个TTL接口到一个5 -V系统的环境。
这八个锁存器中的“ LVTH573设备都是透明的D型锁存器。而锁存使能（ LE）的输入
为高时， Q输出按照数据（D）输入端。当LE为低电平时， Q输出锁存逻辑
水平设在D输入。
具有缓冲的输出使能（OE）输入可用于放置在任何一个正常的逻辑状态的八个输出（高
或低逻辑电平），或一个高阻抗状态。在高阻抗状态下，输出没有负载也没有驱动
公交线路显著。高阻抗状态，增加驱动器提供驱动总线的能力
行，而不需要对接口或拉组件。
OE不影响锁存器的内部操作。旧的数据可以被保留或新的数据可被输入
而输出处于高阻抗状态。
为了确保上电或断电高阻抗状态， OE应当连接到V
CC
通过上拉
电阻器;该电阻的最小值由驾驶员的电流吸收能力来确定。
有源总线保持电路被设置在有效的逻辑电平，以保持未使用的或浮动的数据输入。利用上拉
或下拉电阻器与总线保持电路，不建议使用。
这些设备的使用我热插入应用程序完全指定
关闭
和电三态。在我
关闭
电路
禁止输出，防止有害的电流回流通过设备时，他们断电。
该电三态电路置于高阻抗状态下的输出在上电期间和断电，
这可以防止驱动程序冲突。
SN74LVTH573 。 。 。 GQN或ZQN包装
（ TOP VIEW ）
1
A
B
C
D
E
2
3
4
A
B
C
D
E
端子分配
1
1D
3D
5D
7D
GND
2
OE
3Q
4D
7Q
8D
3
VCC
2D
5Q
6D
LE
4
1Q
2Q
4Q
6Q
8Q
功能表
（每个锁存器）
输入
OE
L
L
L
H
LE
H
H
L
X
D
H
L
X
X
产量
Q
H
L
Q0
Z
2
邮政信箱655303
达拉斯，德克萨斯州75265
