TMS320C6701
浮点数字信号处理器
SPRS067F - 1998年5月 - 修订2004年3月
掉电模式逻辑
图7示出了在C6701的省电模式的逻辑。
CLKOUT1
内部时钟树
TMS320C6701
PD1
PD2
PD
（ PIN）
时钟
PLL
电源 -
下
逻辑
IFR
IER
PWRD
中央处理器
企业社会责任
国内
外设
国内
外设
PD3
CLKIN
RESET
图7.掉电模式逻辑
触发，唤醒和效果
掉电模式和他们的唤醒方式是通过设置PWRD现场编程（ 15-10位）
控制状态寄存器（CSR）。将CSR的PWRD字段示于图8和表5中说明。
当写入CSR的PWRD字段的所有位应设置在同一时间。逻辑0时，应当使用
“写作”的PWRD场的保留位（ 15位） 。企业社会责任进行了详细的讨论
TMS320C6000 CPU
和指令集参考指南
（文献编号SPRU189 ） 。
26
邮政信箱1443
休斯敦，得克萨斯州77251-1443
