TMS320C6701

浮点数字信号处理器

SPRS067F - 1998年5月 - 修订2004年3月

复位时序

定时复位的要求（参见图27）

号

C6701-120

C6701-150

C6701-167

民

1

总重量（ RESET ）

宽度的复位脉冲（ PLL稳定）

宽度的复位脉冲（ PLL需要同步跟进） §

10

250

最大

CLKOUT1

周期

s

单位

此参数适用于CLKMODE X1时， CLKIN是稳定的，并适用于CLKMODE X4当CLKIN和PLL稳定。

此参数只适用于CLKMODE X4 。 RESET信号在内部没有连接到时钟PLL电路。 PLL的，但是，可

需要高达250

s

稳定以下设备上电后或PLL配置已经改变。在此期间， RESET必须置

以确保正确的设备操作。见

时钟PLL

部分PLL锁定时间。

复位时的开关特性

§

（参见图27）

号

参数

C6701-120

C6701-150

C6701-167

民

2

3

4

5

6

7

8

9

10

11

12

13

14

TR （ RESET ）

td(CKO1H-CKO2IV)

td(CKO1H-CKO2V)

td(CKO1H-SDCLKIV)

td(CKO1H-SDCLKV)

td(CKO1H-SSCKIV)

td(CKO1H-SSCKV)

td(CKO1H-LOWIV)

td(CKO1H-LOWV)

td(CKO1H-HIGHIV)

td(CKO1H-HIGHV)

td(CKO1H-ZHZ)

td(CKO1H-ZV)

响应时间改变的值，在复位信号

延迟时间， CLKOUT1高CLKOUT2无效

延迟时间， CLKOUT1高到CLKOUT2有效

延迟时间， CLKOUT1高到SDCLK无效

延迟时间， CLKOUT1高到SDCLK有效

延迟时间， CLKOUT1高SSCLK无效

延迟时间， CLKOUT1高到SSCLK有效

延迟时间， CLKOUT1高到低组无效

延迟时间， CLKOUT1高到低组有效

延迟时间， CLKOUT1高来高群无效

延迟时间， CLKOUT1高来高集团有效

延迟时间， CLKOUT1高到Z组高阻抗

延迟时间， CLKOUT1高到Z组有效

1

10

1

10

1

10

1

10

1

10

1

1

10

最大

CLKOUT1

周期

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

单位

§低组包括：

高群包括：

Z基团组成：

IACK ， INUM [3：0 ]中，将DMAC [ 3：0] ，PD TOUT0和TOUT1 。

提示。

EA [21 ： 2 ] ， ED [ 31 ： 0 ] ， CE [ 3 ： 0 ] ， BE [ 3 ： 0 ] ， ARE ， AWE ， AOE ， SSADS ， SSOE ， SSWE ， SDA10 ， SDRAS ， SDCAS ，

SDWE ， HD [ 15 ： 0 ] ， CLKX0 ， CLKX1 ， FSX0 ， FSX1 ， DX0 ， DX1 ， CLKR0 ， CLKR1 ， FSR0和FSR1 。

HRDY由输入HCS门。

如果HCS = 0在设备复位， HRDY属于高组。

如果HCS = 1，设备复位， HRDY属于低组。

46

邮政信箱1443

休斯敦，得克萨斯州77251-1443