ADC12H030 / ADC12H032 / ADC12H034 / ADC12H038 ， ADC12030 / ADC12032 / ADC12034 / ADC12038

引脚说明

（续）

PD

DOR

CONV

被施加到该引脚， SCLK的上升沿

移动DI上的数据到地址寄存器

之三。这种低也带来做出来的

三态。随着CS为低电平的下降沿

SCLK转移从前期产生的数据

vious ADC转换出来DO ，与

异常数据的第一位的。当CS为

低continously ，该数据的第一个比特是

同步输出EOC的上升沿（完

转换） 。当CS切换的下降沿继续

CS中的边沿总是钟表出来的第一位

的数据。 CS应提请低时，

SCLK为低。 CS的下降沿复位一

转换正在进行中，并启动SE-

quence一个新的转换。当CS为

在转换过程中带回的低，这

转换过早终止。该

在输出锁存器的数据可能会被破坏。

因此，当CS被带回较低很好地协同

荷兰国际集团正在进行的数据输出转换

当时应该被忽略。 CS也可

留下继续低。在这种情况下，它是

当务之急是SCLK的正确数目

脉冲被施加到ADC以

保持同步。 ADC的电源后，

通电后，预计将看到13个时钟

脉冲为每个I / O序列。数

的时钟脉冲ADC的期望是一致的

作为数字输出字的长度。这个词

长度可通过数据修改移位

在DO引脚。

表5

详细数据

所需。

这是数据就绪输出引脚。该引脚

积极的推/拉输出。它是低电平时，

转换结果被移出，并

变高的信号，所有的数据已经被

移出。

编程逻辑低电平，需要在该引脚

任何模式或改变ADC的配置

作为模式编程上市

表5

如12位的变换， 8位转换，

自动校准，自动调零等。当该引脚为

高ADC被放置在所读取的数据只

模式。而在所读取的数据只读模式，

只有拉低CS和SCLK脉冲会

时钟输出的DO存储在ADC的任何数据

输出移位寄存器。在DI中的数据将

被忽视。新的转换将不会出现

开始，并且ADC将留在模式

和/或

CON组fi guration

先前

亲

编程。读出的数据仅无法进行

而形成一个转换，自动校准或

自动调零正在进行中。

这是掉电引脚。当PD为高电平

A / D转换断电;当PD为低电平

A / D转换为电。 A / D转换需要

最大250 μs到了上电之后

命令给出。

这些都是MUX的模拟输入。一

通道输入被选择的地址IN-

形成的DI引脚，这是在装

SCLK的上升沿到地址

寄存器（见

表2，3， 4）。

适用于这些输入的电压应

不超过V

A

+或下面去GND 。超逾

在未选择的信道荷兰国际集团这个范围将

所选通道的腐败读数。

CH0–CH7

该引脚是另一个模拟输入引脚。这是

用作伪地面时，模拟

多路复用器是单端。

MUXOUT1,

MUXOUT2

这些

是

该

多路复用器

产量

销。

A / DIN1 ， / DIN2这些是转换器的输入引脚。 MUX-

OUT1通常是连接到A / DIN1 。 MUXOUT2

通常连接到A / DIN2 。如果外部电路

放置MUXOUT1和A / DIN1之间，

或MUXOUT2和A / DIN2可能neces-

萨利保护这些引脚。在电压

这些引脚应不超过V

A+

或者去BE-

低AGND （见

图5）。

这是积极的模拟电压参考

V

REF

+

输入。为了保持精度，电压

V的年龄范围

REF

(V

REF

= V

REF

+ V

REF

)

为1V

DC

至5.0 V

DC

并在V的电压

REF

+

不能超过V

A

+ 。看

图6

对于recom-

谁料旁路。

负参考电压输入。在或 -

V

REF

明镜保持精度，在这个电压

引脚必须不能低于GND或超过V

A

+.

（见

图6）。

这些是模拟和数字电源支持

V

A

+, V

D

+

层引脚。 V

A+

和V

D+

没有连接

一起在芯片上。这些引脚应

连接到同一电源和旁路

分开（见

图6）。

操作

Ⅴ的电压范围

A

+和V

D

+ 4.5 V

DC

to

5.5 V

DC

.

DGND

这是数字地引脚（见

图6）。

AGND

这是模拟地引脚（见

图6）。

COM

www.national.com

4