NB4L6254
V
CC
GND
OEA CLK0 CLK0 SEL0 GND
V
CC
24
QA2
QA2
V
CC
QA1
QA1
V
CC
QA0
QA0
25
26
27
28
29
30
31
32
1
23
22
21
20
19
18
17
16
15
14
13
QB2
QB2
V
CC
QB1
QB1
V
CC
QB0
QB0
LQFP32
12
11
10
9
2
3
4
5
6
7
8
V
CC
GND SEL1 CLK1 CLK1 OEB
GND
V
CC
图2.引脚配置
（ TOP VIEW ）
表1.引脚配置
引脚名称
CLK0 ， CLK0
CLK1 ， CLK1
OEAB ， OEB
SEL0 ， SEL1
QA [ 0-2] ， QA [ 0-2]
QB [ 0-2] ， QB [ 0-2]
GND
V
CC
I / O
LVPECL输入
LVPECL输入
LVCMOS输入
LVCMOS输入
LVPECL输出
描述
差分参考时钟信号输入0 。
差分参考时钟信号输入1 。
OUTPUT ENABLE
时钟切换选择
差分LVPECL时钟输出， （银行一
和B ），通常情况下终止50
W
电阻器
到V
CC
– 2.0 V.
负电源电压
正电源电压。所有V
CC
引脚必须
连接到用于电源的正极
正确的直流和交流操作。
电源
电源
表2.功能表
控制
OEA
默认
0
0
QA [ 0-2] ， QA [ 0-2]活跃。中的无效
OEA可以是异步的，以基准
不产生输出欠幅脉冲时钟
QB [0-2 ] ， QB [0-2 ]是活动的。中的无效
OEB可以是异步的，以基准
不产生输出欠幅脉冲时钟
参考表3
1
QA [ 0-2] = 1， QA [ 0-2] = H （输出禁用） 。断言
参考可以是异步的，而不参考时钟
新一代的输出欠幅脉冲
QB [ 0-2] = 1， QB [ 0-2] = H （输出禁用） 。断言
参考可以是异步的，而不参考时钟
新一代的输出欠幅脉冲
参考表3
OEB
0
SEL0,
SEL1
00
表3.时钟选择控制
SEL0
0
0
1
1
SEL1
0
1
0
1
CLK0排到
QA [0： 2]和QB [0： 2]
QA [0： 2]
QB [0： 2]
QA [0： 2]和QB [0： 2]
QB [0： 2]
QA [0： 2]
CLK1排到
应用模式
1:6扇出CLK0的
1:6扇出CLK1的
双1 ： 3的缓冲区
双1 ： 3的缓冲区（交叉）
http://onsemi.com
2
