位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1724页 > MC33972DWB/R2 > MC33972DWB/R2 PDF资料 > MC33972DWB/R2 PDF资料4第10页
功能说明
介绍
功能说明
介绍
该33972设备是集成电路设计
提供超低静态睡眠/唤醒系统
模式和开关触点以及之间的强大的接口
微处理器。在33972取代许多离散的
在接口到微处理器的组件所需
基础的系统，同时提供开关接地偏移
保护，润湿接触电流和系统唤醒。
在33972的功能8可编程交换机到地面或
切换到电池的输入和开关14的对地输入。所有
开关输入可被理解为通过模拟输入端
模拟多路复用器（ AMUX ） 。其他功能还包括一个
可编程唤醒定时器，可编程定时器中断，
可编程的唤醒/中断位，以及可编程
润湿当前设置。
此装置被设计主要用于汽车
的应用，但可以以各种其它的应用
如计算机，电信和工业
控制。
功能引脚说明
片选（ CS ）
该系统的MCU选择33972领取
使用片选（通信
CS
）引脚。与
CS
in
一个逻辑低状态时，命令字可被发送到33972
通过串行输入（ SI ）引脚，以及可切换的状态信息
由MCU通过串行输出（SO）引脚来接收。该
的下降沿
CS
使SO输出锁存器的状态
该
INT
引脚，外部开关输入状态。
的上升沿
CS
启动下列操作：
1.禁用SO驱动程序（高阻抗）
2.
INT
针复位到逻辑[1]，除附加时
在发生切换的变化
CS
低。 （见
图6
在页
9.)
3.激活接收到的命令字，允许
33972采取行动时，从开关输入新的数据。
为了避免任何杂散的数据，它是必不可少的高到
和低到高的转变
CS
信号出现
只有当SCLK为在一个逻辑低状态。内部的33972
件是一个有源上拉至V
DD
on
CS
.
在休眠模式下的下降沿
CS
(V
DD
应用）会
醒的33972设备。从该设备接收到的数据
中
CS
唤醒可能不准确。
SPI从入（ SI ）
SI引脚用于串行指令的数据输入。 SI
信息被锁存到上落下的输入寄存器
SCLK的边缘。出现在SI逻辑高电平状态会编程
a
一
在上的上升沿的命令字
CS
信号。要设定一个完整的字，信息24位
必须输入到该设备。
SPI从机输出（ SO ）
SO引脚是从移位寄存器的输出。 SO引脚
保持三态，直到
CS
引脚转换为逻辑低电平
状态。所有
开开关
报告为
ZERO ，
所有
关闭
开关
报告为
1 。
的负跳变
CS
使SO驱动程序。
SCLK的第一个正跳变将使状态
数据位24可在SO引脚。每个连续的正
时钟将下一个状态的数据位可用于MCU
阅读在SCLK的下降沿。在SI / SO移位的
数据如下一个先入先出的协议，具有两个输入端和
输出字的第一转印最显著位（MSB） 。
中断（ INT ）
该
INT
脚是从33972设备的中断输出。
该
INT
脚是漏极开路输出，内部上拉
V
DD
。在普通模式下，开关状态变化将触发
INT
（启用时）引脚。该
INT
引脚和INT的SPI位
寄存器锁存的下降沿
CS
。这允许
微控制器以确定中断的来源。当两个33972
设备的使用中，仅设备发起的中断旨意
有INT位设置。该
INT
引脚被清零的上升沿
of
CS
。该
INT
引脚将不会有明确的上升沿
CS
如果一个
开关触点发生变更时
CS
是低的。
在具有多33972装置系统
WAKE
高，
V
DD
上（休眠模式）时，下降的边缘
INT
将会把所有的
33972s在正常模式下。
系统时钟（ SCLK）
的系统时钟（SCLK ）引脚钟表内部移位
该33972.寄存器的SI数据被锁存到输入
转向在SCLK信号的下降沿注册。 SO引脚
将这个开关状态位出在SCLK的上升沿。
在SO的数据可用于在MCU读取在下降沿
SCLK的边缘。移位寄存器的伪时钟必须
避免以保证数据的有效性。重要的是SCLK引脚
在逻辑低状态时
CS
做任何过渡。
出于这个原因，它是推荐的，但不是必要的，
该SCLK引脚吩咐逻辑低状态，只要
如不被访问的设备和
CS
处于逻辑高状态。
当
CS
在逻辑高电平状态，在SCLK的任何信号
和SI引脚都将被忽略， SO引脚为三态。
33972
10
模拟集成电路设备数据
飞思卡尔半导体公司
