集成
电路
系统公司
P
OWER
, G
圆形和
B
YPASS
C
APACITOR
本节提供了一个布局引导与电源，地
和放置旁路电容的一个高速数字集成电路。
这种布局指南的一般性建议。实际电路板
设计将依赖于组件类型被使用，该电路板
密度和成本的限制。此描述假设
主板拥有纯净的电源层和接地层。我们的目标是微型
程度降低ESR上的清洁电源/接地平面和之间
IC电源/接地引脚。低ESR旁路电容应
用在每个电源引脚。旁路的容值的电容范围
从0.01uF的到0.1uF的。旁路电容应设
ICS8521I-03
L
OW
S
KEW
, 1-
TO
-9
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
尽可能靠近电源引脚越好。优选的是，定位
在同一侧的IC的旁路电容。
图3b
显示建议的电容布局。将旁路钙
pacitor上的同一侧的IC允许将电容器
有与IC电源引脚直接接触。这可避免任何
旁路电容和IC电源引脚之间的通路。该
过孔应放置在电源/地垫。应该
通过将每个引脚的最小的一个。增加通孔的数量
从电源/地垫，电源/接地层可以IM-
证明电导率
ZO = 50
+
ZO = 50
VDDO=1.8V
VDDO=1.8V
C1
0.1u
VDD=3.3V
C5
0.1u
1.8V
ZO = 50欧姆
1
2
3
4
5
6
7
8
U1
32
31
30
29
28
27
26
25
C2
0.1u
R2
50
C6
0.1u
R1
50
-
VDDO
Q0
nQ0
Q1
nQ1
Q2
nQ2
VDDO
ZO = 50欧姆
R12 1K
LVHSTL DRIV器
R9
50
R10
50
VDD
CLK0
nCLK0
CLK_SEL
CL ： K1
nCLK1
GND
CLK_EN
VDDO
nQ8
Q8
nQ7
Q7
nQ6
Q6
VDDO
VDDO
Q3
nQ3
Q4
nQ4
Q5
nQ5
VDDO
24
23
22
21
20
19
18
17
VDDO=1.8V
9
10
11
12
13
14
15
16
VDDO=1.8V
C4
0.1u
ICS8521I-03
R11
VDD=3.3V
1K
C7
0.1u
ZO = 50
C3
0.1u
ZO = 50
+
-
R8
50
R7
50
F
IGURE
3B 。
ECOMMENDED
L
AYOUT
OF
B
YPASS
C
APACITOR
P
LACEMENT
8521AYI-03
www.icst.com/products/hiperclocks.html
9
REV 。一个2003年4月29日
