批准的产品
C9870G
高性能奔腾4时钟合成器
AC参数（续）
符号
香港贸易发展局
TPERIOD
TR / TF
TCCJ
参数
REF占空比
REF期
REF兴衰
时
REF周期
周期抖动
OUTPUT ENABLE
延迟（所有输出）
输出禁用
延迟（所有输出）
所有的时钟
从稳定
上电
Stopclock设置
时间
Stopclock保持
时间
振荡器启动
时间
66兆赫
民
最大
45
69.8413
1.0
-
55
71.0
4.0
1000
100兆赫
民
最大
45
69.8413
1.0
-
55
71.0
4.0
1000
133兆赫
民
最大
45
69.8413
1.0
-
55
71.0
4.0
1000
200兆赫
民
最大
45
69.8413
1.0
-
55
71.0
4.0
1000
单位
%
nS
nS
pS
笔记
2, 4
2, 4
2, 3
2, 4
tpZL ， tpZH
tpLZ ， tpZH
tstable
1.0
1.0
-
10.0
10.0
3
1.0
1.0
-
10.0
10.0
3
1.0
1.0
-
10.0
10.0
3
1.0
1.0
-
10.0
10.0
3
nS
nS
mS
11
11
11
TSS
tSH的
TSU
10.0
0
-
-
-
X
10.0
0
-
-
-
X
10.0
0
-
-
-
X
10.0
0
-
-
-
X
nS
nS
mS
10
10
12
（ VDD = VDDA = 3.3V
±5%,
TA = 0
°
C至+70
°
C)
此参数被测量为平均超过1微秒的持续时间，具有14.31818MHz的晶体中心频率
所有输出负载为每个表5所示。
探头放置在引脚和测量0.4V和2.4V为3.3V信号（见测试和测量之间的收购
该数据表的设置部分）
注4 ：
探头放置在引脚，测量获得的，在1.5V的3.3V信号（见本测试和测量设置部分
数据表） 。
注5 ：
这种测量方法适用与传播ON或OFF传播。
注6 ：
从测得的卷= 0.175V范围内以的Voh = 0.525V 。
注7 ：
测量从普通模式的波形，测量上升/下降时间从0.41至0.86V服用。上升/下降时间匹配被定义为“在
最大CLK上升（下降）和最小CLK ＃下跌（上涨）时，或最小CLK上升（下降）和最大CLK ＃之间的瞬时差异
下跌（上升）时间“ 。该参数的设计形式波形的对称性。
注8 ：
指定的时间是从测量时，所有VDD的达到他们的电源轨（ 3.3V ），直到输出频率稳定运行在
在特定网络连接的阳离子。
注9 ：
从当两个SEL1和SEL0低测
注10 ：
CPU_STP ＃和相对于任何PCI_F时钟PCI_STP ＃建立时间，以保证受影响的时钟将停止或开始在下一
PCI_F时钟的上升沿。
注11 ：
当鑫从外部时钟源驱动。
注12 ：
当水晶满足最低40欧姆的设备串联电阻规格。
注13 ：
测量0.2VDD和.7Vdd之间
注14 ：
这是必需的，在REF时钟输出占空比是作为指定。该装置将与输入的占空比达到可靠地操作
30/70但裁判时钟占空比不会是数据表规格之内。
注15 ：
VPULLUP （外部） = 1.5V ，最小= （ VPULLUP （外部） / 2 ） -150mV ，最大值= （ VPULLUP （外部） / 2 ） + 150mV的
注16 ：
VP = V的上拉（外部） ， VDIF规定的最小输入差分电压（VTR - VCP）所需的开关，在录像机的输入真
水平和VCP是恭维的输入电平。
注17 ：
测量交叉点（ Vx的），或者其中CLK- CLK ＃减法穿越0伏。
注18 ：
这个数字是附加到任何抖动已经存在时66IN销被用作输入。否则，一个500 ps的抖动数字
指定的。
注19 ：
大腿的测量是在2.4V非主机输出。
注20 ：
TLOW的测量是在0.4V所有输出。
注21 ：
确定为2 * （TRISE - TFALL ）分数/ （ +素养TFALL ） 。
注22 ：
试验载荷为RTA = 33.2欧姆，路= 49.9欧姆。
注23 ：
这些过境点是指含有一个主机输出的上升沿只是过境点。
注24 ：
这种测量是指总的变化从最低的交叉点到最高，无论哪个边缘穿越。
注25 ：
测量取自差分波形，从-0.35V至+ 0.35V 。
注26 ：
测定绝对电压，即单端测量。
赛普拉斯半导体公司
http://www.cypress.com
注1 ：
注2 ：
注3 ：
文件编号： 38-07108修订版**
12/26/2002
第9页的25
