引脚分配和复位状态
表3. MCF5327 / 8/9信号信息和木星（续）
MCF5327
196
MAPBGA
N8 ，P8， L9 ，
M9
MCF5328
256
MAPBGA
R10 ，T10
R11 ， T11
MCF53281
MCF5329
256
MAPBGA
R10 ，T10
R11 ， T11
电压
DOMAIN
EVDD
信号名称
GPIO
备用1
备用2
PST [3：0 ]
—
—
—
TEST
TEST
7
PLL_TEST
8
—
—
—
—
—
—
迪尔。
1
O
I
I
EVDD
EVDD
E10
—
A16
N13
A16
N13
电源
EVDD
—
—
—
—
—
E6, E7,
F5 - F7 ， H9 ，
J8 ， J9 ， K8 ，
K9, K11
E8 ， F5 - F8 ， E8 ， F5 -F8 ，
G5 ，G6， H5 ，G5， G6 ，H5
H6 ， J11 ，
H6 ， J11 ，
K11, K12,
K11, K12,
L9 ， L11 ， M9 ， L9 ， L11 ， M9 ，
M10
M10
IVDD
PLL_VDD
SD_VDD
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
E5 ， K5 ， K10 ， E5 ， G12 ， M5 ， E5 ， G12 ， M5 ，
J10
M11, M12
M11, M12
H10
E8, E9,
F8–F10,
J5 ， J7 ， K7
J12
J12
E9 ， F9 ， F11 ， E9 ， F9 ， F11 ，
G11， H11 ，
G11， H11 ，
J5 ， J6 ， K5 ，
J5 ， J6 ， K5 ，
K6 ， L5 -L8 ， K6 ， L5 -L8 ，
M6, M7
M6, M7
L14
G7–G10,
H7–H10,
J7–10,
K7–K10,
L12, L13
K13
M14
L14
G7–G10,
H7–H10,
J7–10,
K7–K10,
L12, L13
K13
M14
USB_VDD
VSS
—
—
—
—
—
—
—
—
—
—
G10
G6–G9,
H6 ， H8 ， P9
PLL_VSS
USB_VSS
1
2
3
4
5
6
7
8
—
—
—
—
—
—
—
—
—
—
H11
H12
指的是引脚的主要功能。
拉内启用该信号为这种模式。
这些信号的SDRAM的功能都没有由用户进行编程。它们是由处理器动态地切换
访问SDRAM的内存空间时，这里的完整性也包括在内。
主要功能由断言DRAMSEL信号（ SDR模式）中选择。通过否定选择的备选功能
在DRAMSEL信号（ DDR模式） 。 GPIO模块不负责分配这些引脚。
GPIO功能由边缘端口模块决定。 GPIO模块只负责分配备用
功能。
如果JTAG_EN是断言，这些引脚默认为备用1 （ JTAG ）的功能。 GPIO模块不负责
分配这些引脚。
下拉内部启用该信号为这种模式。
必须悬空对于PLL的正确操作。
MCF532X的ColdFire
微处理器数据手册，第4
12
飞思卡尔半导体公司
