CDB5012 ， CDB5012A ， CDB5014 ， CDB5016
复位/自校准模式
该A / D转换器通常会自行复位后，
电。因为该功能未得到保证;
该转换器必须上电时的复位
系统操作。该转换器可以被重置
该CDB5012 ， CDB5012A ， CDB5014 ， CDB5016
董事会通过短暂地按下按钮
SW- 2于是开始进行全面的校准周期;
1443840主时钟周期后，转换器
可以正常运行。
该转换器还具有另外两个校准
模式：连拍和交织。利用突发的
不推荐校准。交织可
通过开关位置3设置为上启动
位置。在交错模式（ INTRLV低） ，
该转换器附加一个卡利的一个小部分，
bration周期（20个主时钟周期），以每
转换周期。因此，一个完整的校准周期
完成每72,192转换周期。该
交织校准模式不应该使用
间歇。
该转换器的更详细的讨论
校准模式和功能，可以发现
在他们的数据表。
并行输出数据/微处理器接口
DGND
DGND
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
EOC
A0
RD
CS
图4.接头连接器引脚定义
该转换器的EOC和数据输出不
缓冲的CDB5012 ， CDB5012A ，
CDB5014 ， CDB5016 。因此，仔细注意
应给予任何钙产生的负载
bling的，特别是当三态输出缓冲器
以速度来行使。扭曲的带状电缆
通常指定为一个10pF /英尺，所以几个脚可以
通常被容纳。
串行输出数据
该转换器的输出端D0 - D15 ，它的CS ，RD和
A0输入端，其输出端EOC可在
40针接头。 CS和RD输入是
拉低至10 kΩ的电阻配售
该转换器在微处理器的独立
模式。控制输入A0被拉升，投保
转换器的输出字，而不是状态
寄存器中，出现在标题中。
该转换器的三态输出缓冲器和微
处理器接口，可以通过驱动来行使
在CS和/或RD信号的报头。同样，
该转换器的8位状态寄存器可以转播
tained上D0-D7 ，通过驱动A0低。
串行输出数据可在两个BNC
连接SCLK和SDATA 。数据显示
MSB在前，低位在后，而且是在不断上升的有效
SCLK的边缘。
主时钟
该A / D转换器的主时钟运行
这既可以是内部产生的或克斯特
应受提供的。操作与外部
钟， BNC连接器标记CLKIN
应该是驱动一个TTL时钟信号。该
CDB5012 ， CDB5012A ， CDB5014 ， CDB5016是
出厂的CLKIN输入
4
DS14DB1
