CS4382A
4.应用
该CS4382A连续接受的标准音频采样率，包括48二进制补码格式的PCM数据，
44.1和32千赫的SSM ， 96 ， 88.2和64 kHz的帝斯曼和192 ， 176.4和128 kHz的中QSM 。音频数据被输入经由
该串行数据输入管脚（ SDINx ） 。左/右时钟（ LRCK ）确定哪个频道目前正在输入
上SDINx ，和串行时钟（ SCLK）提供时钟的音频数据转换成输入数据缓冲器。
该CS4382A可以以硬件方式由M0，M1， M2，M3和DSD_EN销和用软件配置
模式通过IC或SPI 。
4.1
主时钟
MCLK / LRCK必须所示的整数比
表1中。
在LRCK的频率等于Fs的，所述frequen-
立方码在该字的每个信道被输入到设备中。当检测到的MCLK到LRCK的频率比
在通过在一个单一的计数MCLK的转换的数量初始化序列自动
LRCK周期。内部分频器然后设置来产生正确的内部时钟。
表1
说明了几个
标准音频采样率和所需的MCLK和LRCK频率。请注意，没有再
quired相位关系，但MCLK ， LRCK和SCLK必须是同步的。
速度模式
（采样率范围）
MCLK比
单速
（ 450 kHz）的
MCLK比
双速
（50至100千赫兹）
样品
率
（千赫）
32
44.1
48
64
88.2
96
256x
8.1920
11.2896
12.2880
128x
8.1920
11.2896
12.2880
64x
11.2896
12.2880
MCLK （兆赫）
384x
12.2880
16.9344
18.4320
192x
12.2880
16.9344
18.4320
96x
16.9344
18.4320
512x
16.3840
22.5792
24.5760
256x
16.3840
22.5792
24.5760
128x
22.5792
24.5760
768x
24.5760
33.8688
36.8640
384x
24.5760
33.8688
36.8640
192x
33.8688
36.8640
软件
模式下
1024x*
32.7680
45.1584
49.1520
512x*
32.7680
45.1584
49.1520
256x*
45.1584
49.1520
MCLK比
176.4
四倍速
（100至200千赫兹）
192
注意：
这些模式仅通过设置MCLKDIV位= 1提供软件的模式。
表1.常用时钟频率
4.2
模式选择
在硬件模式下，操作是通过模式选择引脚确定。这些引脚的状态是不断
扫描的任何更改。这些引脚需要连接到电源或地面的概述
图6 。
为
M0 ， M1 ， M2供应量是VLC和M3和DSD_EN供应VLS 。
表2
-
4
出了这些解码
销。
在软件模式，运行模式和数据格式在FM和DIF寄存器设置。看
\u003c过滤器
第41页上的图“ 。
20
DS618PP2
