CS42518
4.6.4.2
OLM配置＃ 2
此配置可以支持多达8声道的DAC数据或6通道ADC的数据，也没有渠道
的S / PDIF接收到的数据，并将处理多达20位的样品在96 kHz的所有信的采样频率
内尔斯两个DAC和ADC 。内部和外部ADC的输出数据流被配置成
使用SAI_SDOUT输出和运行在SAI_SP时钟速度。
注册/位设置
功能模式寄存器（地址= 03H ）
设置CODEC_FMx = SAI_FMx = 00,01,10
设置ADC_SP SELx = 10
CX_LRCK必须等于SAI_LRCK ;不支持的采样率转换
配置ADC数据使用SAI_SDOUT和SAI_SP时钟。 S / PDIF数据
不支持在该结构
描述
接口格式寄存器（地址= 04H ）
设置的DIFx位正确的串行格式
设置ADC_OLx位= 00,01,10
设置DAC_OLx位= 00,01
选择数字接口格式时不能在同一行模式
选择ADC的工作模式，见下面表格为有效组合
选择DAC操作模式，见下面表格为有效组合
杂项。控制寄存器（地址= 05H ）
设置CODEC_SP M / S = 1
设置SAI_SP M / S = 1
设置EXT ADC SCLK = 1
设置编解码器串行端口，以主模式。
设置串行音频接口端口为主机模式。
确定外部ADC时钟源编解码的串行端口。
CX_SDOUT =未使用
SAI_SDOUT = ADC数据
DAC模式
不是单线模式
单线模式＃ 1
单线模式＃ 2
CX_SCLK = Fs的64
不一步法
CX_LRCK = SSM / DSM / QSM
行模式
SAI_SCLK = Fs的64
SAI_LRCK = CX_LRCK
ADC模式
单线
模式＃ 1
CX_SCLK = Fs的128
CX_LRCK = SSM
SAI_SCLK = Fs的64
SAI_LRCK = CX_LRCK
CX_SCLK = Fs的128
CX_LRCK = SSM
SAI_SCLK = Fs的128
SAI_LRCK = CX_LRCK
无效
无效
CX_SCLK = Fs的64
CX_LRCK = SSM / DSM
SAI_SCLK = Fs的128
SAI_LRCK = CX_LRCK
CX_SCLK = Fs的64
CX_LRCK = SSM
SAI_SCLK = Fs的256
SAI_LRCK = CX_LRCK
无效
单线
模式＃ 2
无效
MCLK
LRCK
SCLK
MCLK
SDOUT1
SDOUT2
RMCK
ADCIN1
ADCIN2
SAI_SCLK
SAI_LRCK
SAI_SDOUT
CX_SCLK
CX_LRCK
CX_SDOUT
64Fs,128Fs,
256Fs
SCLK_PORT1
LRCK_PORT1
SDIN_PORT1
SCLK_PORT2
LRCK_PORT2
SDIN_PORT2
SCLK_PORT3
LRCK_PORT3
ADC数据
64Fs,128Fs
CS5361
CS5361
CX_SDIN1
CX_SDIN2
CX_SDIN3
CX_SDIN4
SDOUT1_PORT3
SDOUT2_PORT3
SDOUT3_PORT3
SDOUT4_PORT3
CS42518
图17. OLM配置＃ 2
DIGITAL AUDIO
处理器
34
DS584F1
