APEX 20K可编程逻辑器件系列数据手册
■
■
■
■
■
灵活的时钟管理电路具有多达4锁相
回路（ PLL）的
–
内置低偏移时钟树
–
多达八个全局时钟信号
–
ClockLock
功能降低时钟延迟和偏移
–
ClockBoost
功能提供时钟乘法和除法
–
ClockShift
TM
可编程时钟相位和延迟移位
强大的I / O功能
–
符合外围部件互连特别
兴趣小组（ PCI SIG ）
PCI本地总线规范，
修订版2.2
对于3.3V的操作在33或66兆赫和32位或64位
–
支持高速外部存储器，包括DDR
SDRAM和ZBT SRAM（ ZBT是集成的一个注册商标
设备技术有限公司）
–
双向I / O性能（T
CO
+
t
SU
）高达250 MHz
–
LVDS性能高达每通道840兆
–
从I / O引脚直接连接到本地互连提供
快
t
CO
和
t
SU
次复杂的逻辑
–
多电压I / O接口支持1.8 -V接口， 2.5 V，
3.3 V和5.0 V器件（见
表3）
–
可编程的钳位到V
CCIO
–
个别三态输出使能控制每个引脚
–
可编程输出摆率控制，以降低开关
噪音
- 支持先进的I / O标准，包括低电压
差分信号传输（ LVDS ） ， LVPECL ， PCI -X ， AGP ， CTT ， stub-
系列终结逻辑（ SSTL - 3和SSTL - 2 ） ，冈宁
收发机逻辑加（ GTL + ） ，和高速端接逻辑
（ HSTL I类）
–
之前和配置过程中拉在I / O引脚
先进的互连结构
–
四个等级的FastTrack
互连结构
提供快速，可预测的互连延迟
–
专用进位链实现这种算法功能
作为快速加法器，计数器和比较器（自动使用
软件工具和宏功能）
–
专用级联链实现高速，
高扇入逻辑功能（自动使用软件工具
和宏功能）
–
交错的本地互连允许一个LE驱动29等
的LE通过快速的本地互连
先进的包装选项
–
有各种与144 1020引脚封装（见
表4
通过
7)
–
FINELINE BGA
包最大化电路板空间效率
先进的软件支持
–
软件设计支持和自动布局布线
由Altera公司提供的
的Quartus
对于II开发系统
3
Altera公司。
