位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第238页 > EVAL-ADCMP605BCPZ > EVAL-ADCMP605BCPZ PDF资料 > EVAL-ADCMP605BCPZ PDF资料1第10页
ADCMP604/ADCMP605
应用信息
电源/地布局和旁路
该ADCMP604 / ADCMP605比较器是非常高的速度
设备。尽管低噪声输出级，它必须使用
适当的高速设计技术达到规定
性能。由于比较器是无偿的放大器，
在任何相位关系的反馈很可能引起振荡
或不需要的滞后。使用低阻抗电源
面是至关重要特别是输出电源的
平面（V
CCO
）和接地平面（GND）。个别供应
飞机被推荐为多层电路板的一部分。
提供最低电感返回路径切换
电流来确保目标的最佳性能
应用程序。
同样重要的是要适当地绕过的输入和输出
耗材。多种高品质的0.01 μF旁路电容应
被放置在尽可能靠近每个Ⅴ的
CCI
和V
CCO
供应
销，并应连接到GND层具有冗余
过孔。至少其中之一应该放置以提供一个物理上
输出电流从地流回短的返回路径
于V
CCI
引脚和V
CCO
引脚。高频旁路电容
应仔细选择为最小电感和ESR 。
寄生电感的布局也应严格控制，
最大限度地旁路高频的有效性。
如果该包允许，并且在输入和输出设备具有
分别被连接（Ⅴ
CCI
≠ V
CCO
） ，一定要绕过每一个
这些物资分别到GND层。不要将
这些电源之间的旁路电容。所以建议
GND层分离V
CCI
和V
CCO
飞机的时候
电路板布局被设计为最小化之间的耦合
两个电源采取额外的旁路优势
电容从每个相应的供给到所述接地平面。
这提高了性能，当采用独立的输入/输出电源
被使用。如果输入和输出设备连接在一起
对于单电源供电（V
CCI
= V
CCO
）之间的耦合
两个电源是不可避免的;然而，细心的电路板布局
可以帮助保持输出电流的回报离投入。
LVDS兼容输出阶段
指定的传播延迟的分散性能是唯一的
通过使寄生电容负载等于或低于取得
指定最小值。该ADCMP604的输出和
ADCMP605被设计成直接驱动任何标准的符合LVDS
兼容的输入。
使用/禁用LATCH特点
锁存输入设计为最大的多功能性。它可以
安全地被悬空或它可以被驱动为低电平，通过任何标准
TTL / CMOS器件的高速锁存器。此外，该销
可以作为一个滞后控制引脚的偏置电压操作
1.25 V名义和大约的输入电阻
70千欧。这使得比较滞后是很容易
无论是通过电阻或廉价的CMOS DAC控制。
推动这一引脚为高电平或悬空引脚禁用所有的滞后。
滞环控制及锁存模式可以一起使用，如果一个
漏极开路，集电极开路或三态驱动器连接
平行于该滞环控制电阻或电流源。
由于可编程滞后功能，逻辑阈值
闩锁销的是约1.1伏，而与V的
CCO
.
优化性能
正如任何高速比较器，正确的设计和布局
技术是用于获得特定的性能是必不可少的。
寄生电容，电感，电感的电源和接地
阻抗或其它布局问题可严重影响性能
而且往往引起振荡。大的不连续性以及输入
和输出传输线也可以限制指定的脉冲 -
宽度分散性能。应在源阻抗
尽量减少尽可能是可行的。高源阻抗，
在用的寄生输入电容的组合
比较器，导致在不希望降低带宽
的输入，从而降低了总体响应。热噪声
从大的电阻很容易造成额外的抖动与慢
回转的输入信号。高阻抗鼓励不想要
耦合。
版本A |第10页16
