飞利浦半导体
产品数据
80C51的8位微控制器系列
4K / 8K / 16K / 32K闪存
89C51/89C52/89C54/89C58
.........
S5P2
.........
C1
S6
C2
C3
C4
C5
....
....
....
ε
打断
云
活跃
打断
LATCHED
中断
轮询
长呼来
打断
向量地址
中断服务程序
这是最快的响应时， C2比RETI指令等或访问IE或IP的最后一个周期。
SU00546
图14.中断响应时序图
轮询周期/ LCALL序列示于图14 。
请注意，如果较高优先级的一个中断变为事先活性来
机器周期在图14中标记为C 3，则在S5P2
按照C5和期间将被引导到上面的规则
6 ，如果没有优先级较低的例程的任何指令已经被
执行。
因此，处理器承认一个中断请求执行
硬件产生的LCALL到相应的服务程序。在
某些情况下，它也将清除产生中断的标志，并在
其他情况下，它没有。它不会清除串口标志。这有
在用户的软件来完成。它清除外部中断标志
（ IE0或IE1 ） ，只有当它是过渡激活。该
硬件产生的LCALL把程序中的内容
柜台上的堆栈（但不保存PSW）和重载
在PC与地址取决于中断的来源
被引导到，如表7所示。
从该位置继续执行，直到RETI指令
遇到。 RETI指令通知处理器，这
中断例程不再在进行中，然后弹出顶部的两个
从堆栈字节并重新载入程序计数器。的执行
被中断的程序继续从停止的地方。
需要注意的是一个简单的RET指令也可以返回
执行被中断的程序，但它会留在
中断控制系统的思维中断仍在进行中，
使未来的中断是不可能的。
外部中断
外部源可以被编程为电平触发或
边沿触发设置或清除位IT1或IT0注册
TCON 。当ITx = 0时，外部中断x由所检测到的低触发
在INTx引脚。如果ITX = 1 ，外部中断x为边沿触发。在
这种模式下，如果INTx引脚连续采样于一体的高
周期和低的在下一周期中，中断请求此时相应的IEx
被设置。标志位IEX然后请求中断。
由于外部中断引脚采样一次，每个机器
周期，输入高电平或低电平应至少保持12个振荡
期间，确保采样。如果外部中断是
边沿触发，外部源必须保持请求针
高用于至少一个周期，然后保持其低电平至少一个周期。
这样做是为了确保在过渡看出，使得中断
请求标志IEX将被设置。 IEX将被自动清零
当该服务程序被调用的CPU。
如果外部中断是电平触发，外部源具有向
保持请求有效，直到所请求的中断实际上是
产生的。那么它必须关闭中断前的请求
服务程序完成，否则其它的中断会
产生的。
响应时间
在INT0和INT1水平翻转并锁存到IE0和IE1
在每个机器周期的S5P2 。该值实际上不轮询
通过该电路，直到下一个机器周期。如果请求被激活
并且条件合适的就必须承认，硬件
所请求的服务程序调用子程序将成为下一个
要被执行的指令。调用程序需要两个周期。因此，一个
之间至少有三个完整的机器周期经过
激活一个外部中断请求和开始时的
执行中断服务程序的第一条指令。图14
节目中断响应时序。
较长的响应时间会导致如果该请求被阻塞由一个
前面列出的3个条件。如果相等或更高的中断
优先级是已在进行中，所述额外的等待时间
依赖于其他的中断服务程序的性质。如果
指令中的进步不是在最后一个周期，额外的等待时间
不能多的3个周期中，由于最长指令（ MUL
和DIV ）是只有4个周期长，并且如果正在执行的指令是
RETI或访问IE或IP ，额外的等待时间不能
超过5个周期（最多一个周期去完成
指令进行中，加上4个周期来完成下一个指令
如果该指令是乘法，除法） 。
因此，在一个单一的中断系统，响应时间总是更
超过3个周期和小于9个周期。
如先前所提到的，衍生于该数据描述
板材有4级中断结构。相应的
寄存器是IE浏览器， IP和IPH 。 （参见图11 ，图12和13 ）的IPH
（中断优先级高）寄存器使4级中断
结构成为可能。
在IPH的SFR的功能是简单的，当与组合
IP SFR确定每个中断的优先级。每个优先级
中断被确定为列于下表中：
优先级位
IPH.x
0
0
1
1
IP.x
0
1
0
1
中断优先级
0级（最低优先级）
LEVEL 1
LEVEL 2
3级（最高优先级）
2002年1月15日
24
