ADN2813
输电线路
采用50 Ω传输线所需的所有高频
输入和输出信号，以减少反射： PIN ， NIN ，
CLKOUTP ， CLKOUTN ， DATAOUTP和DATAOUTN （也
REFCLKP和REFCLKN ，如果高频率的基准时钟是
使用时，如155兆赫） 。还需要输入PIN / NIN
输入迹线要匹配的长度，并且CLKOUTP /
CLKOUTN和DATAOUTP / DATAOUTN输出走线是
匹配长度，以避免差分走线之间的偏移。
高速输入PIN和NIN ，在内部终止
具有50Ω至内部参考电压（参见图25） 。
0.1μF建议VREF引脚3和GND之间
为输入提供一个交流地。
与任何高速混合信号设计，注意保持
所有的高速数字痕迹远离敏感的模拟节点。
VCC
选择AC耦合电容器
在输入交流耦合电容（PIN ， NIN ）和输出
该ADN2813的（ DATAOUTP ， DATAOUTN ）必须选择
使得该装置工作正常，在整个范围的数据
在应用程序中使用的利率。当选择的电容器，该
时间常数形成的信号中的两个50 Ω电阻
路径必须加以考虑。当大量的连续
相同的数字（ CID）的应用中，电容电压可以
下垂由于基线漂移（参见图26） ，从而引起图案部分
相关抖动（ PDJ ） 。
用户必须确定多大的下垂是可以容忍的，并
选择基于下垂的量的交流耦合电容器。
PDJ的量然后可以基于该近似的
电容的选择。可在实际的电容值选择
需要下垂和PDJ之间有一些权衡。
例如，假设2％的下垂可以容忍的，则
最大差分下垂为4 ％ 。归到V P-P ：
ADN2813
50Ω
C
IN
针
垂
Δ = V = 0.04 V = 0.5 V P-P （ 1 - é
–t/τ
） ;因此， τ = 12吨
其中：
TIA
50Ω
C
IN
NIN
50Ω
50Ω
3kΩ
04951-0-026
τ是RC时间常数（ C是交流耦合电容
R = 100 Ω看到C） 。
2.5V
t
是总的放电时间，其等于
新台币。
n
是的CID的数量。
T
是位周期。
电容值然后可以通过组合来计算
方程τ和T ：
C = 12nT / R
一旦电容器的值被选择，则PDJ可
近似为
PDJ
PSPP
= 0.5t
r
(1
e
（ -nt / RC ）
)/0.6
其中：
PDJ
PSPP
是允许的图案有关的抖动量;
< 0.01 UI P-P典型。
t
r
是上升时间，其等于0.22 /体重，其中
BW
~ 0.7
（比特率） 。
注意，这个表达式为
t
r
是只用于输入准确。
为ADN2813输出上升时间约100 ps的，无论
数据速率。
0.1μF
VREF
图25. ADN2813提供交流耦合输入配置
焊接准则引脚架构芯片级封装
在32引脚LFCSP封装的土地是矩形。打印
电路板（PCB）垫对这些应大于0.1mm长
包土地的长度和0.05毫米不是包更宽
土地的宽度。地应集中于垫。这
确保了焊点尺寸的最大化。的底
芯片级封装有一个中央裸露焊盘。在垫
在PCB应至少一样大，这暴露焊盘。用户
必须使用插入通孔，以便将裸露焊盘连接到VEE
通过通孔回流焊过程中焊料不泄漏。这
确保从裸露焊盘到VEE连接牢固。
第0版|第22页28
